-
公开(公告)号：CN104103689A
公开(公告)日：2014-10-15
申请号：CN201410143763.1
申请日：2014-04-10
Applicant: 三星电子株式会社
IPC: H01L29/78 , H01L21/336
CPC classification number: H01L21/823814 , H01L21/02529 , H01L21/02532 , H01L21/266 , H01L21/76805 , H01L21/76895 , H01L21/823821 , H01L21/823871 , H01L23/535 , H01L27/0288 , H01L27/0886 , H01L27/0924 , H01L27/1104 , H01L27/1116 , H01L29/0847 , H01L29/1608 , H01L29/161 , H01L29/165 , H01L29/66795 , H01L29/7848
Abstract: 本发明提供了半导体器件及其制造方法。在一个实施方式中，半导体器件包括：至少一个有源鳍，从衬底突出；第一栅电极，交叉有源鳍；第一杂质区，形成在位于第一栅电极的第一侧的有源鳍上。第一杂质区的至少一部分形成在有源鳍上的第一外延层部分中。第二杂质区形成在位于第一栅电极的第二侧的有源鳍上。第二杂质区具有不形成在外延层中的至少一部分。
-
公开(公告)号：CN102569356A
公开(公告)日：2012-07-11
申请号：CN201110431885.7
申请日：2011-12-16
Applicant: 三星电子株式会社
CPC classification number: H01L27/0255 , H01L23/60 , H01L2924/0002 , H01L2924/00
Abstract: 本发明提供一种具有保护环的半导体装置、显示驱动器电路和显示设备。该半导体装置包括：半导体基底，具有第一导电类型；至少两个第一阱区域，在半导体基底中具有第二导电类型和预定深度；至少一个第二阱区域，在每个第一阱区域中具有第一导电类型和预定深度；保护环区域，具有第二导电类型和预定深度，并位于第一阱区域之间，以与第一阱区域分开预定的距离。保护环区域连接到地电压。
-
公开(公告)号：CN100459117C
公开(公告)日：2009-02-04
申请号：CN200410098174.2
申请日：2004-08-27
Applicant: 三星电子株式会社
IPC: H01L23/60
CPC classification number: H01L27/0251
Abstract: 本发明提供了一种具有输入/输出静电释放(I/O ESD)保护单元的集成电路装置。这种集成电路装置包括一种I/O ESD保护单元，其中该I/O ESD保护单元包括连接在I/O衬垫和VDD线之间的VDDESD保护部件、连接在I/O衬垫和Vss线之间的接地电压(Vss)ESD保护部件以及连接在VDD线和Vss线之间的电源箝位部件，并且I/O ESD保护单元中的VDDESD保护部件、电源箝位部件以及Vss ESD保护部件之间相互位置邻近，从而它们能连成一条直线，或部分重叠。
-
公开(公告)号：CN1825588A
公开(公告)日：2006-08-30
申请号：CN200610005724.0
申请日：2006-01-06
Applicant: 三星电子株式会社
CPC classification number: H01L27/0262
Abstract: 一种在第一焊盘和第二焊盘之间的静电放电电路，包括：一静电放电电路元件，包括双极晶体管路径和电阻器路径，该静电放电电路元件通过双极晶体管路径和电阻器路径交替地使静电电流放电。本发明还涉及一种使由静电放电事件引起的静电电流耗散的方法。
-
公开(公告)号：CN103715672B
公开(公告)日：2018-11-09
申请号：CN201310454234.9
申请日：2013-09-29
Applicant: 三星电子株式会社
Abstract: 箝位电路、半导体装置和半导体装置的箝位方法。所述半导体装置包括：第一高压晶体管，具有栅极和第一电极，其中，第一电极连接到第一焊盘并且寄生电容形成在栅极和第一电极之间；箝位电路，连接到第一高压晶体管的栅极，其中，箝位电路检测由于静电放电导致的第一高压晶体管的栅极电压的电平变化，并且根据检测结果将第一高压晶体管的栅极电压箝位。
-
Patent Agency Ranking
公开(公告)号：CN103972303A
公开(公告)日：2014-08-06
申请号：CN201410033871.3
申请日：2014-01-24
Applicant: 三星电子株式会社
IPC: H01L29/861 , H01L29/06 , H01L29/40 , H01L27/02 , H01L21/329 , H01L21/28 , H01L21/8249
CPC classification number: H01L27/0629 , H01L21/823418 , H01L27/0255 , H01L27/0705 , H01L29/8611 , H01L2224/14181 , H01L2224/16145 , H01L2224/16225 , H01L2224/45139 , H01L2224/48091 , H01L2224/48227 , H01L2924/13034 , H01L2924/13091 , H01L2924/15311 , H01L2924/181 , H01L2924/00014 , H01L2924/00 , H01L2924/00012
Abstract: 本发明提供了一种二极管、ESD保护电路、制造二极管的方法以及同时制造二极管和PLDMOS晶体管的方法。所述方法如下。在N型外延层的第一上部中形成N型阱区域。在N型外延层的第二上部中形成P型漂移区域。在N型阱区域中形成N型掺杂区域。在P型漂移区域中形成P型掺杂区域。在P型漂移区域中形成隔离结构。隔离结构设置在N型阱区域和P型掺杂区域之间。在N型外延层的一部分上形成第一电极。N型外延层的所述一部分设置在N型阱区域和P型漂移区域之间。第一电极与隔离结构的一部分叠置。形成连接结构以电结合N型掺杂区域和第一电极。
-
公开(公告)号：CN103219718A
公开(公告)日：2013-07-24
申请号：CN201310016652.X
申请日：2013-01-16
Applicant: 三星电子株式会社
Abstract: 一种静电放电(ESD)保护电路，包括：第一电源线；第二电源线；地线；两个堆叠的晶体管，串联在第一电源线和地线之间；第一电阻，连接在所述第一电源线和第一节点之间；第一晶体管和电容器，串联连接在所述第一节点和所述地线之间；第二晶体管，连接在所述第二电源线和第二节点之间；第三晶体管，连接在所述第一电源线和第三节点之间；反相器，连接在所述第三节点和地线之间，并且具有连接到所述第二节点的输入；第四晶体管，连接到所述第一电源线，并且具有连接到所述第二节点的栅极；第五晶体管，连接在所述第二电源线和所述第三节点之间，并且具有连接到所述第四晶体管的一端的栅极。
-
公开(公告)号：CN101093984B
公开(公告)日：2011-05-11
申请号：CN200710128246.7
申请日：2007-01-08
Applicant: 三星电子株式会社
IPC: H03K5/08
CPC classification number: H05K9/0067
Abstract: 提供一种箝位电路，其可以通过使用已包括在电路中的晶体管而将电路节点处的电压箝位到稳定电平。当发生静电放电(ESD)时，箝位电路可以将半导体芯片内部的电路的第一节点处的电压箝位到更稳定的电平。箝位电路可包括晶体管和电容性元件以存储用来响应于ESD而导通晶体管的控制电压。
-
公开(公告)号：CN101093984A
公开(公告)日：2007-12-26
申请号：CN200710128246.7
申请日：2007-01-08
Applicant: 三星电子株式会社
IPC: H03K5/08
CPC classification number: H05K9/0067
Abstract: 提供一种箝位电路，其可以通过使用已包括在电路中的晶体管而将电路节点处的电压箝位到稳定电平。当发生静电放电(ESD)时，箝位电路可以将半导体芯片内部的电路的第一节点处的电压箝位到更稳定的电平。箝位电路可包括晶体管和电容性元件以存储用来响应于ESD而导通晶体管的控制电压。
-
公开(公告)号：CN104103689B
公开(公告)日：2018-12-04
申请号：CN201410143763.1
申请日：2014-04-10
Applicant: 三星电子株式会社
IPC: H01L29/78 , H01L21/336
Abstract: 本发明提供了半导体器件及其制造方法。在一个实施方式中，半导体器件包括：至少一个有源鳍，从衬底突出；第一栅电极，交叉有源鳍；第一杂质区，形成在位于第一栅电极的第一侧的有源鳍上。第一杂质区的至少一部分形成在有源鳍上的第一外延层部分中。第二杂质区形成在位于第一栅电极的第二侧的有源鳍上。第二杂质区具有不形成在外延层中的至少一部分。
-
-
-
-
-
-
-
-
-
Search Results
21
records
(took 0.02 seconds)
