公开(公告)号：CN104103689A

公开(公告)日：2014-10-15

申请号：CN201410143763.1

申请日：2014-04-10

Applicant: 三星电子株式会社

Inventor： 全灿熙 ,  权银景 ,  金一龙 ,  金汉求 ,  徐宇镇 ,  李起泰

IPC: H01L29/78 ,  H01L21/336

CPC classification number: H01L21/823814 ,  H01L21/02529 ,  H01L21/02532 ,  H01L21/266 ,  H01L21/76805 ,  H01L21/76895 ,  H01L21/823821 ,  H01L21/823871 ,  H01L23/535 ,  H01L27/0288 ,  H01L27/0886 ,  H01L27/0924 ,  H01L27/1104 ,  H01L27/1116 ,  H01L29/0847 ,  H01L29/1608 ,  H01L29/161 ,  H01L29/165 ,  H01L29/66795 ,  H01L29/7848

Abstract: 本发明提供了半导体器件及其制造方法。在一个实施方式中，半导体器件包括：至少一个有源鳍，从衬底突出；第一栅电极，交叉有源鳍；第一杂质区，形成在位于第一栅电极的第一侧的有源鳍上。第一杂质区的至少一部分形成在有源鳍上的第一外延层部分中。第二杂质区形成在位于第一栅电极的第二侧的有源鳍上。第二杂质区具有不形成在外延层中的至少一部分。

公开(公告)号：CN1426108A

公开(公告)日：2003-06-25

申请号：CN02151897.1

申请日：2002-09-27

Applicant: 三星电子株式会社

Inventor： 权奎亨 ,  权银景

IPC: H01L23/60 ,  H01L27/00

CPC classification number: H01L27/027

Abstract: 本发明公开了一种用于集成电路中的静电放电保护的电路和方法。该集成电路器件的输出电路包括具有在衬底中的各自相互隔开的源极区和漏极区对的一第一和一第二MOS晶体管，其被排列为使得该第一和第二MOS晶体管的各自的第一和第二沟道相互横向设置。其还包括在衬底中位于该第一与第二MOS晶体管之间的一隔离区。一第一导体连接该第一MOS晶体管的源极区至一电源结点，一第二导体连接该第一MOS晶体管的漏极区至该第二MOS晶体管的源极区。一第三导体连接该第二MOS晶体管的漏极区至集成电路的外部信号焊垫。该隔离区可包括分别包围第一和第二MOS晶体管中的一个的第一和第二绝缘区，及包围并隔开该绝缘区的一保护环。

公开(公告)号：CN104103689B

公开(公告)日：2018-12-04

申请号：CN201410143763.1

申请日：2014-04-10

Applicant: 三星电子株式会社

Inventor： 全灿熙 ,  权银景 ,  金一龙 ,  金汉求 ,  徐宇镇 ,  李起泰

IPC: H01L29/78 ,  H01L21/336

Abstract: 本发明提供了半导体器件及其制造方法。在一个实施方式中，半导体器件包括：至少一个有源鳍，从衬底突出；第一栅电极，交叉有源鳍；第一杂质区，形成在位于第一栅电极的第一侧的有源鳍上。第一杂质区的至少一部分形成在有源鳍上的第一外延层部分中。第二杂质区形成在位于第一栅电极的第二侧的有源鳍上。第二杂质区具有不形成在外延层中的至少一部分。

公开(公告)号：CN100541800C

公开(公告)日：2009-09-16

申请号：CN200480041393.5

申请日：2004-12-30

Applicant: 三星电子株式会社

Inventor： 全灿熙 ,  权俸载 ,  权银景

IPC: H01L27/04

CPC classification number: H01L27/0266

Abstract: 提供一种缓冲器电路，包括：上拉电路和下拉电路，被配置成分别选择性地上拉和下拉输入/输出焊盘的电压，所述上拉电路和下拉电路连接到单独的电源线以便当在所述输入/输出焊盘上接收到静电放电时不存在通过所述上拉电路的、从所述输入/输出焊盘到所述下拉电路的电流路径。

公开(公告)号：CN100468723C

公开(公告)日：2009-03-11

申请号：CN02151897.1

申请日：2002-09-27

Applicant: 三星电子株式会社

Inventor： 权奎亨 ,  权银景

IPC: H01L23/60 ,  H01L27/00

CPC classification number: H01L27/027

Abstract: 本发明公开了一种用于集成电路中的静电放电保护的电路和方法。该集成电路器件的输出电路包括具有在衬底中的各自相互隔开的源极区和漏极区对的一第一和一第二MOS晶体管，其被排列为使得该第一和第二MOS晶体管的各自的第一和第二沟道相互横向设置。其还包括在衬底中位于该第一与第二MOS晶体管之间的一隔离区。一第一导体连接该第一MOS晶体管的源极区至一电源结点，一第二导体连接该第一MOS晶体管的漏极区至该第二MOS晶体管的源极区。一第三导体连接该第二MOS晶体管的漏极区至集成电路的外部信号焊垫。该隔离区可包括分别包围第一和第二MOS晶体管中的一个的第一和第二绝缘区，及包围并隔开该绝缘区的一保护环。

公开(公告)号：CN1914731A

公开(公告)日：2007-02-14

申请号：CN200480041393.5

申请日：2004-12-30

Applicant: 三星电子株式会社

Inventor： 全灿熙 ,  权俸载 ,  权银景

IPC: H01L27/04

CPC classification number: H01L27/0266

Abstract: 提供一种缓冲器电路，包括：上拉电路和下拉电路，被配置成分别选择性地上拉和下拉输入/输出焊盘的电压，所述上拉电路和下拉电路连接到单独的电源线以便当在所述输入/输出焊盘上接收到静电放电时不存在通过所述上拉电路的、从所述输入/输出焊盘到所述下拉电路的电流路径。