-
公开(公告)号：CN118366502A
公开(公告)日：2024-07-19
申请号：CN202410046557.2
申请日：2024-01-11
Applicant: 三星电子株式会社
IPC: G11C11/406 , G11C11/408
Abstract: 一种存储控制器管理刷新。该存储控制器被配置为与包括存储单元阵列的存储器件通信，该存储单元阵列包括多条字线，该存储控制器可以包括：调度器，被配置为控制向多条字线提供的命令；纠错码引擎，具有包括N个条目的寄存器，并且被配置为基于对多条字线的活动次数进行计数，将第一参数存储在寄存器中，第一参数包括多条字线中的N条字线的地址信息和活动次数信息；比较器，被配置为将第一参数与阈值参数进行比较；以及刷新管理(RFM)决策电路，被配置为基于从比较器输出的结果确定多条字线的刷新频率，并生成RFM命令。
-
公开(公告)号：CN117935875A
公开(公告)日：2024-04-26
申请号：CN202311156643.0
申请日：2023-09-06
Applicant: 三星电子株式会社
IPC: G11C11/406 , G11C11/408
Abstract: 公开了半导体存储器装置和包括其的存储器系统。所述半导体存储器装置包括：存储器单元阵列，具有在存储器单元阵列中的多个存储器单元行；以及行锤击管理(RHM)电路，包括锤击地址队列。RHM电路被配置为：(i)在参考时间间隔期间从外部的存储器控制器接收第一访问行地址，(ii)将从第一访问行地址随机选择的第一行地址和在选择第一行地址之后从存储器控制器连续接收的第二行地址作为候选锤击地址存储在锤击地址队列中，并且(iii)顺序地输出候选锤击地址作为锤击地址。刷新控制电路被设置以：接收锤击地址，并且对物理邻近于与锤击地址对应的存储器单元行的一个或多个牺牲存储器单元行执行锤击刷新操作。
-
公开(公告)号：CN112527549A
公开(公告)日：2021-03-19
申请号：CN202010489243.1
申请日：2020-06-02
Applicant: 三星电子株式会社
Abstract: 公开了存储器控制器和包括该存储器控制器的存储器系统。所述存储器控制器被配置为控制存储器模块，所述存储器控制器包括：处理电路，被配置为：使用奇偶校验矩阵的第一部分对来自存储器模块的读取码字执行ECC解码，以生成第一校正子和第二校正子；基于第二校正子和判定校正子来确定读取码字中的错误的类型，判定校正子与第一校正子和第二校正子之和对应；以及输出指示错误的类型的解码状态标志。
-
公开(公告)号：CN112289367A
公开(公告)日：2021-01-29
申请号：CN202010469361.6
申请日：2020-05-28
Applicant: 三星电子株式会社
IPC: G11C29/42
Abstract: 提供了半导体存储装置和操作半导体存储装置的方法。所述半导体存储装置包括存储单元阵列、ECC引擎、至少一个电压发生器和控制逻辑电路。所述存储单元阵列包括耦接到字线和位线的多个存储单元以及感测存储在所述多个存储单元中的数据的多个读出放大器。所述ECC引擎从所述存储单元阵列的目标页面读取存储数据，对所述存储数据执行ECC解码，基于所述ECC解码，检测所述存储数据中的错误，并输出与所述错误相关联的错误信息。所述至少一个电压发生器分别向所述多个读出放大器提供驱动电压。所述控制逻辑电路控制所述ECC引擎，以及基于包括所述错误信息的错误模式信息，控制所述至少一个电压发生器增大所述多个读出放大器中的每个读出放大器的操作容限。
-
公开(公告)号：CN112116945A
公开(公告)日：2020-12-22
申请号：CN202010546678.5
申请日：2020-06-16
Applicant: 三星电子株式会社
IPC: G11C29/42
Abstract: 提供一种半导体存储器设备和存储器系统。该半导体存储器设备包括存储器单元阵列、纠错码(ECC)引擎电路、错误信息寄存器和控制逻辑电路。存储器单元阵列包括存储器单元行。控制逻辑电路控制ECC引擎电路以基于在擦洗操作中对第一存储器单元行中的第一子页面执行第一ECC解码并且基于在对第二存储器单元行的正常读取操作中对第二存储器单元行中的第二子页面执行第二ECC解码来生成错误生成信号。控制逻辑电路将错误信息记录在错误信息寄存器中，并基于错误信息控制ECC引擎电路跳过对第一存储器单元行和第二存储器单元行的所选择的存储器单元行的ECC编码和ECC解码。
-
Patent Agency Ranking
公开(公告)号：CN118113210A
公开(公告)日：2024-05-31
申请号：CN202311126929.4
申请日：2023-09-01
Applicant: 三星电子株式会社
Abstract: 公开了存储器控制器和包括存储器控制器的存储器系统。用于控制存储器模块的存储器控制器包括系统纠错码(ECC)引擎和用于控制系统ECC引擎的处理器，存储器模块包括多个数据芯片、第一奇偶校验芯片和第二奇偶校验芯片。系统ECC引擎包括ECC解码器和用于存储奇偶校验矩阵的存储器。ECC解码器基于解码状态标志选择多个ECC解码方案中的一个，并且通过基于选择的解码方案和奇偶校验矩阵对从存储器模块读取的码字集执行ECC解码来纠正读取的码字集中的多个码元错误。所述解码状态标志从所述多个数据芯片被提供，并且所述解码状态标志中的每个指示在所述多个数据芯片中的相应一个中是否检测到至少一个错误位。
-
公开(公告)号：CN117746942A
公开(公告)日：2024-03-22
申请号：CN202311157107.2
申请日：2023-09-08
Applicant: 三星电子株式会社
IPC: G11C11/406 , G11C11/408 , G11C11/409
Abstract: 提供了装置、存储器控制器的操作方法、存储器装置和计算快速链路存储器扩展装置，都用于管理行锤击。装置包括存储器装置和存储器控制器，存储器控制器被配置为基于输入行地址来检测行锤击攻击模式的模式大小和行锤击地址的行分布，根据行分布的类型来确定是否执行刷新管理，以及对于与模式大小对应的L次访问，向存储器装置提供刷新管理命令和目标行地址，其中，L是大于或等于1的整数。
-
公开(公告)号：CN113157201B
公开(公告)日：2023-12-19
申请号：CN202011289748.X
申请日：2020-11-17
Applicant: 三星电子株式会社
Abstract: 提供了存储器控制器及包括存储器控制器的存储器系统。存储器控制器控制包括数据芯片以及第一和第二奇偶校验芯片的存储器模块。存储器控制器包括纠错码(ECC)引擎。ECC引擎包括ECC解码器和用于存储奇偶校验矩阵的存储器。ECC解码器接收与数据芯片相关联的错误信息信号，使用奇偶校验矩阵对来自存储器模块的码字集执行ECC解码，以生成第一校验子和第二校验子，并基于错误信息信号和第二校验子，校正用户数据集中的比特错误。比特错误是由行故障生成的，并且使用第一校验子和第二校验子是不可校正的。每一个错误信息信号包括行故障信息，该行故障信息指示在相应的数据芯片中的至少一个存储单元行中是否发生行故障。
-
公开(公告)号：CN116168754A
公开(公告)日：2023-05-26
申请号：CN202211471281.X
申请日：2022-11-23
Applicant: 三星电子株式会社
IPC: G11C29/42
Abstract: 公开了一种存储设备，其包括：存储单元阵列，存储第一数据和第一奇偶校验数据；纠错码ECC电路，基于第一数据和第一奇偶校验数据执行ECC解码并输出经纠错的数据和解码状态标志；以及输入/输出电路，将经纠错的数据和解码状态标志提供给存储控制器。ECC电路包括：校正子生成器，基于第一数据和第一奇偶校验数据生成校正子；校正子解码电路，对校正子进行解码以生成错误向量；纠正逻辑电路，基于错误向量和第一数据生成经纠错的数据；以及快速解码状态标志DSF生成器，在不用错误向量的情况下基于校正子生成解码状态标志。
-
公开(公告)号：CN116107921A
公开(公告)日：2023-05-12
申请号：CN202211323041.5
申请日：2022-10-27
Applicant: 三星电子株式会社
Abstract: 提供了一种半导体存储器装置及其操作方法。半导体存储器装置包括：包括多个存储器单元行的存储器单元阵列、行锤击管理电路和刷新控制电路。行锤击管理电路在参考时间间隔期间，从外部存储器控制器捕获伴随有从激活命令随机选择的第一激活命令的行地址，每个激活命令具有一致的第一选择概率；并且在参考时间间隔期间，从捕获的行地址中多次选择至少一个行地址作为锤击地址，选择的次数与对应于至少一个行地址的激活命令的访问计数成比例。刷新控制电路接收锤击地址，并且对与对应于锤击地址的存储器单元行物理地相邻的一个或多个受害存储器单元行执行锤击刷新操作。
-
-
-
-
-
-
-
-
-
Search Results
39
records
(took 0.024 seconds)
