公开(公告)号：CN113656213A

公开(公告)日：2021-11-16

申请号：CN202110504822.3

申请日：2021-05-10

Applicant: 三星电子株式会社

Inventor： 金浩渊 ,  李起准 ,  金赞起 ,  李明奎

IPC: G06F11/10 ,  G11C29/42

Abstract: 控制存储器模块的存储器控制器包括纠错码(ECC)引擎、控制ECC引擎的中央处理单元、和错误管理电路。ECC引擎对从存储器模块读取的码字集执行ECC解码，以在读取操作中生成第一校正子和第二校正子，基于第一校正子和第二校正子纠正用户数据集中的可纠正错误，并向错误管理电路提供与可纠正错误相关联的第二校正子。错误管理电路对与通过读取操作检测到的可纠正错误相关联的错误地址进行计数，通过累积与可纠正错误相关联的第二校正子来存储第二校正子，基于计数和所累积的第二校正子来确定可纠正错误的属性，以及确定与可纠正错误相关联的存储器区域上的错误管理策略。

公开(公告)号：CN113140252A

公开(公告)日：2021-07-20

申请号：CN202011026420.9

申请日：2020-09-25

Applicant: 三星电子株式会社

Inventor： 赵诚慧 ,  李起准 ,  宋英杰 ,  金成来 ,  金赞起 ,  李明奎 ,  车相彦

IPC: G11C29/42 ,  G11C11/4078

Abstract: 一种半导体存储器件的纠错电路包括纠错码(ECC)编码器和ECC解码器。所述ECC编码器使用由生成矩阵表示的纠错码，基于主数据生成奇偶校验数据，并将包括所述主数据和所述奇偶校验数据的码字存储在存储单元阵列的目标页面中。所述ECC解码器基于从所述半导体存储器件的外部提供的地址，从所述目标页面读取所述码字作为读取码字，以基于所述读取码字和奇偶校验矩阵生成不同的校正子，所述奇偶校验矩阵是基于所述ECC的；并且，将所述不同的校正子应用于所述读取码字中的所述主数据，以在所述主数据中存在单个位错误时纠正所述单个位错误，或者在所述目标页面中的相邻两个存储单元中出现两个位错误时纠正所述两个位错误。

公开(公告)号：CN113094204A

公开(公告)日：2021-07-09

申请号：CN202011078878.9

申请日：2020-10-10

Applicant: 三星电子株式会社

Inventor： 金成来 ,  李起准 ,  李明奎 ,  赵诚慧 ,  金赞起 ,  宋英杰

IPC: G06F11/10

Abstract: 提供了纠错电路、存储器控制器和存储器系统。存储器控制器包括纠错电路和用于控制纠错电路的中央处理器(CPU)。纠错电路包括纠错码(ECC)解码器和用于存储奇偶校验矩阵的存储器。ECC解码器对从存储器模块读取的码字执行ECC解码以：(i)生成第一校正子和第二校正子，(ii)基于第一校正子和第二校正子生成与码字中的错误的类型相关联的解码模式标志，(iii)基于解码模式标志在第一解码模式和第二解码模式中的一个解码模式下操作，以及(iv)选择性地纠正码字中的一个或多个符号错误或与多个数据芯片中的一个数据芯片相关联的芯片错误。

公开(公告)号：CN117667499A

公开(公告)日：2024-03-08

申请号：CN202310771337.1

申请日：2023-06-27

Applicant: 三星电子株式会社 ,  首尔大学校产学协力团

Inventor： 玄知桓 ,  金赞起 ,  金栽桦 ,  卢宗善 ,  崔桢焕

IPC: G06F11/10

Abstract: 本公开涉及差错校正码解码器、存储器件和存储系统。一种差错校正码(ECC)解码器，包括校正子生成器和突发差错校正器。所述校正子生成器使用输入数据和基于常循环码的奇偶校验矩阵来生成全局校正子数据和局部校正子数据。所述突发差错校正器使用所述全局校正子数据和所述局部校正子数据来校正包括在所述输入数据中的能够校正的差错。所述输入数据包括沿着第一方向和第二方向布置的多个数据位。所述ECC解码器同时校正单一突发差错和多位差错。所述单一突发差错发生在所述输入数据中沿所述第一方向布置的两个或更多个符号上，并且每个符号包括两个或更多个数据位。所述多位差错随机地发生在所述输入数据中的两个或更多个数据位上。

公开(公告)号：CN112527549A

公开(公告)日：2021-03-19

申请号：CN202010489243.1

申请日：2020-06-02

Applicant: 三星电子株式会社

Inventor： 李起准 ,  金赞起 ,  赵诚慧 ,  李明奎

IPC: G06F11/10 ,  G06F11/30

Abstract: 公开了存储器控制器和包括该存储器控制器的存储器系统。所述存储器控制器被配置为控制存储器模块，所述存储器控制器包括：处理电路，被配置为：使用奇偶校验矩阵的第一部分对来自存储器模块的读取码字执行ECC解码，以生成第一校正子和第二校正子；基于第二校正子和判定校正子来确定读取码字中的错误的类型，判定校正子与第一校正子和第二校正子之和对应；以及输出指示错误的类型的解码状态标志。

公开(公告)号：CN112992257A

公开(公告)日：2021-06-18

申请号：CN202011097492.2

申请日：2020-10-14

Applicant: 三星电子株式会社

Inventor： 赵诚慧 ,  金赞起 ,  李起准 ,  车相彦 ,  李明奎

IPC: G11C29/42

Abstract: 提供了一种半导体存储器装置和存储器系统。所述半导体存储器装置包括：存储器单元阵列、纠错电路、输入/输出(I/O)门控电路和控制逻辑电路。存储器单元阵列结合到字线和位线，并且被划分为子阵列块。纠错电路使用纠错码(ECC)基于主数据生成奇偶校验数据。控制逻辑电路基于命令和地址来控制纠错电路和I/O门控电路。控制逻辑电路将主数据和奇偶校验数据存储在子阵列块之中的第二方向上的(k+1)个目标子阵列块中，并且控制I/O门控电路，使得所述(k+1)个目标子阵列块中的部分存储主数据的部分和奇偶校验数据的部分两者。