公开(公告)号：CN107785375A

公开(公告)日：2018-03-09

申请号：CN201710706226.7

申请日：2017-08-17

Applicant: 三星电子株式会社

Inventor： 金东垣 ,  朴凤泰 ,  成晧准 ,  沈载煌 ,  全政勋

IPC: H01L27/11524 ,  H01L27/1157

CPC classification number: H01L27/1157 ,  H01L21/0273 ,  H01L21/26513 ,  H01L21/28088 ,  H01L21/28273 ,  H01L21/28282 ,  H01L21/31111 ,  H01L21/31144 ,  H01L21/32133 ,  H01L21/823418 ,  H01L21/823456 ,  H01L21/823468 ,  H01L27/11524 ,  H01L27/11534 ,  H01L27/11573 ,  H01L29/4966

Abstract: 本申请提供非易失性半导体装置及其制造方法，所述方法包括，形成第一栅极结构、第二栅极结构和第三栅极结构，其中第二栅极结构和第三栅极结构包括形成在第二栅极结构的侧壁和第三栅极结构的侧壁上的第一间隔件结构和第二间隔件结构。通过离子注入形成杂质区，并且在离子注入期间第一间隔件结构遮挡第二栅极结构和第三栅极结构。第二间隔件结构限定所得的杂质区。

公开(公告)号：CN112310112A

公开(公告)日：2021-02-02

申请号：CN202010757644.0

申请日：2020-07-31

Applicant: 三星电子株式会社

Inventor： 成晧准 ,  郑煐陈 ,  朴凤泰

IPC: H01L27/11573 ,  H01L27/1157 ,  H01L27/11582

Abstract: 提供了一种具有改进的操作性能和可靠性的非易失性存储器装置。所述非易失性存储器装置包括：衬底；衬底上的外围电路结构；模塑结构，其包括交替地堆叠在外围电路结构上的多个绝缘图案和多个栅电极；沟道结构，其穿过模塑结构；第一杂质图案，其在模塑结构上与沟道结构的第一部分接触，并且具有第一导电类型；以及第二杂质图案，其在模塑结构上与沟道结构的第二部分接触，并且具有与第一导电类型不同的第二导电类型。

公开(公告)号：CN106057655B

公开(公告)日：2020-08-07

申请号：CN201610218069.0

申请日：2016-04-08

Applicant: 三星电子株式会社

Inventor： 李钟旻 ,  成晧准 ,  安在昊

IPC: H01L21/027

Abstract: 本发明提供了一种半导体器件，其具有这样一种排列结构，其中可形成具有相对小的宽度和相对紧密的间距的高密度线图案。半导体器件包括彼此间隔开的多个线图案。所述多个线图案包括：多根主线，它们之间具有第一间隙并且在第一方向上延伸；以及多根子线，它们从所述多根主线中的每一根的一端弯曲。所述多根子线之间具有大于第一间隙的距离，并且可与在第一方向上从对应于所述多根子线的所述多根主线中的每一根的一端延伸的延伸线间隔开。

公开(公告)号：CN113161365A

公开(公告)日：2021-07-23

申请号：CN202011265112.1

申请日：2020-11-12

Applicant: 三星电子株式会社

Inventor： 梁宇成 ,  成晧准 ,  李俊熙 ,  任峻成 ,  郑恩宅

IPC: H01L27/1157 ,  H01L27/11573 ,  H01L27/11582

Abstract: 公开了一种半导体存储器件，包括：在第一基板上的第二基板，并且该第二基板包括下半导体层和在下半导体层上的上半导体层；在上半导体层上的电极结构，并且该电极结构包括多个堆叠的电极；竖直沟道结构，其穿透电极结构并连接到第二基板；层间介电层，其覆盖电极结构；以及切割结构，其穿透层间介电层和上半导体层。上半导体层具有由切割结构限定的第一侧壁。下半导体层具有与第一侧壁相邻的第二侧壁。第一侧壁和第二侧壁彼此水平地偏移。

公开(公告)号：CN106057655A

公开(公告)日：2016-10-26

申请号：CN201610218069.0

申请日：2016-04-08

Applicant: 三星电子株式会社

Inventor： 李钟旻 ,  成晧准 ,  安在昊

IPC: H01L21/027

Abstract: 本发明提供了一种半导体器件，其具有这样一种排列结构，其中可形成具有相对小的宽度和相对紧密的间距的高密度线图案。半导体器件包括彼此间隔开的多个线图案。所述多个线图案包括：多根主线，它们之间具有第一间隙并且在第一方向上延伸；以及多根子线，它们从所述多根主线中的每一根的一端弯曲。所述多根子线之间具有大于第一间隙的距离，并且可与在第一方向上从对应于所述多根子线的所述多根主线中的每一根的一端延伸的延伸线间隔开。

公开(公告)号：CN115360199A

公开(公告)日：2022-11-18

申请号：CN202210276689.5

申请日：2022-03-21

Applicant: 三星电子株式会社

Inventor： 黄允贞 ,  金珉范 ,  成晧准 ,  李星勳 ,  陈俊彦

IPC: H01L27/11565 ,  H01L27/1157 ,  H01L27/11573 ,  H01L27/11575 ,  H01L27/11578

Abstract: 提供了一种三维半导体存储器装置和包括其的电子系统。该三维半导体存储器装置可以包括：源极结构，在基底上；堆叠结构，包括在源极结构上并且交替地堆叠的电极层和电极间绝缘层；垂直结构，穿透堆叠结构和源极结构并且与基底相邻；以及分离绝缘图案，穿透堆叠结构和源极结构并且与垂直结构间隔开。电极间绝缘层中的最上面的电极间绝缘层可以包括位于距基底的顶表面的第一高度处的第一杂质注入区域。堆叠结构可以限定凹槽，分离绝缘图案位于凹槽中。凹槽的内侧壁可以限定凹陷区域，凹陷区域位于距基底的顶表面的第一高度处并且朝向垂直结构凹陷。

公开(公告)号：CN102403267A

公开(公告)日：2012-04-04

申请号：CN201110263129.8

申请日：2011-09-07

Applicant: 三星电子株式会社

Inventor： 沈载煌 ,  李钟旻 ,  成晧准

IPC: H01L21/768 ,  H01L21/8247 ,  H01L23/522 ,  H01L27/115

CPC classification number: H01L23/5222 ,  H01L21/7682 ,  H01L23/53295 ,  H01L27/11521 ,  H01L27/11529 ,  H01L27/11568 ,  H01L27/11573 ,  H01L27/11582 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 一种半导体器件及其制造方法，该半导体器件是非易失存储器件，形成该非易失存储器件的方法包括：提供设置在第一绝缘层中并设置在半导体基板上的导电柱，在第一绝缘层上提供蚀刻停止层，在蚀刻停止层上设置模层，以及在模层中形成凹槽。凹槽分别沿第一方向在导电柱上方延伸。该方法还包括利用凹槽来图案化蚀刻停止层以形成分别与导电柱相应的孔，以及将金属填充到凹槽和孔中。在孔中的金属接触导电柱。