存储器装置和包括存储器装置的存储器系统

    公开(公告)号:CN112786086A

    公开(公告)日:2021-05-11

    申请号:CN202010776038.3

    申请日:2020-08-05

    Abstract: 公开了存储器装置和包括存储器装置的存储器系统。根据发明构思的一些方面的存储器装置包括:存储器单元阵列,包括多个存储体;至少一个处理元件(PE),连接到从所述多个存储体选择的至少一个存储体;和控制逻辑,被配置为控制包括在所述多个存储体中的每个中的字线被激活的激活操作,并且被配置为基于PE启用信号来控制至少一个存储体被刷新的刷新操作,PE启用信号被配置为选择性地启用所述至少一个PE。

    存储器件和电子器件
    2.
    发明公开

    公开(公告)号:CN112837721A

    公开(公告)日:2021-05-25

    申请号:CN202011299253.5

    申请日:2020-11-19

    Abstract: 本发明涉及存储器件和电子器件。该存储器件包括配置为从外部器件接收第一广播命令和第二广播命令的缓冲器管芯、以及堆叠在缓冲器管芯上的多个核心管芯。所述多个核心管芯包括:第一核心管芯,其包括第一处理电路、第一存储单元阵列、配置为解码第一广播命令的第一命令解码器以及配置为在第一命令解码器的控制下将第一存储单元阵列的数据输出到公共数据输入/输出总线的第一数据输入/输出电路;以及第二核心管芯,其包括第二处理电路、第二存储单元阵列、配置为解码第二广播命令的第二命令解码器以及配置为在第二命令解码器的控制下通过公共数据输入/输出总线接收第一存储单元阵列的数据的第二数据输入/输出电路。

    存储器设备、存储器系统及操作存储器设备的方法

    公开(公告)号:CN114138173A

    公开(公告)日:2022-03-04

    申请号:CN202110940332.8

    申请日:2021-08-16

    Abstract: 一种存储器设备,包括:多个引脚,用于从外部设备接收控制信号;第一存储体,具有第一存储单元,其中,第一存储体在第一操作模式和第二操作模式下被激活;第二存储体,具有第二存储单元,其中,第二存储体在第一操作模式下被去激活并在第二操作模式下被激活;处理单元,被配置为在第二操作模式下对从第一存储单元输出的第一数据和从第二存储单元输出的第二数据执行操作;以及存储器中处理(PIM)模式控制器,被配置为响应于控制信号而选择指示第一操作模式和第二操作模式之一的模式信息,并根据该模式信息来控制至少一个存储器参数、至少一个模式寄存器组(MRS)值或者刷新模式。

    基于存储器的神经形态设备
    6.
    发明公开

    公开(公告)号:CN112819147A

    公开(公告)日:2021-05-18

    申请号:CN202010986760.X

    申请日:2020-09-18

    Abstract: 一种神经形态设备包括:存储器单元阵列,包括第一存储器单元和第二存储器单元,第一存储器单元对应于第一地址并存储第一权重,第二存储器单元对应于第二地址并存储第二权重;以及神经元电路,包括积分器和激活电路,积分器对来自第一存储器单元的第一读取信号求和,激活电路基于从积分器输出的第一读取信号的第一和信号来输出第一激活信号。

    堆叠式存储器装置、包括其的存储器系统及操作方法

    公开(公告)号:CN109560078B

    公开(公告)日:2023-10-03

    申请号:CN201810826611.X

    申请日:2018-07-25

    Abstract: 一种堆叠式存储器装置包括:逻辑半导体裸片;多个存储器半导体裸片,与所述逻辑半导体裸片堆叠在一起,其中所述存储器半导体裸片中的每一者包括存储器集成电路且所述存储器半导体裸片中的一者或多者是包括计算单元的计算半导体裸片;以及硅通孔,对所述逻辑半导体裸片与所述多个存储器半导体裸片进行电连接;其中所述计算单元中的每一者被配置成基于广播数据及内部数据实行计算并产生计算结果数据,其中所述广播数据通过所述硅通孔被共同地提供到所述多个计算半导体裸片,且所述内部数据是分别从所述多个计算半导体裸片的所述存储器集成电路读取。也提供一种存储器系统和操作方法。

    存储器件、用于控制存储器件的控制器、包括存储器件的存储系统以及存储器件的操作方法

    公开(公告)号:CN114664368A

    公开(公告)日:2022-06-24

    申请号:CN202111431156.1

    申请日:2021-11-29

    Abstract: 提供了一种存储器件、用于控制存储器件的控制器、包括存储器件的存储系统以及存储器件的操作方法。所述存储器件包括:存储单元阵列,所述存储单元阵列包括设置在字线和位线的交叉处的多个存储单元;纠错电路,所述纠错电路被配置为从所述存储单元阵列读取数据并且纠正所读取的数据中的错误;以及错误检查和清理(ECS)电路,所述ECS电路被配置为对所述存储单元阵列执行清理操作,其中,所述ECS电路包括第一寄存器和第二寄存器,所述第一寄存器被配置为存储在所述清理操作中获得的错误地址,所述第二寄存器被配置为存储从外部设备接收的页面离线地址。

    执行可配置模式设置的存储设备及其操作方法

    公开(公告)号:CN114155891A

    公开(公告)日:2022-03-08

    申请号:CN202110833742.2

    申请日:2021-07-22

    Abstract: 根据一个方面的存储设备可以包括:存储单元阵列,包括各自包括多个存储体的第一存储体区域和第二存储体区域;运算逻辑,包括与所述第一存储体区域相对应的一个或多个第一处理元件PE和与所述第二存储体区域相对应的一个或多个第二处理元件PE;控制逻辑,被配置为基于外部源设置信息来控制第一存储体区域和第二存储体区域的模式;第一模式信号发生器和第二模式信号发生器,被配置为控制第一和第二PE的启用,其中,响应于第一存储体区域被设置为运算模式并且第二存储体区域被设置为常规模式,第一模式信号发生器被配置为输出第一模式信号以启用第一PE,并且第二模式信号发生器被配置为输出第二模式信号以禁用第二PE。

    半导体存储器装置和存储器系统
    10.
    发明公开

    公开(公告)号:CN113035261A

    公开(公告)日:2021-06-25

    申请号:CN202010780870.0

    申请日:2020-08-06

    Abstract: 公开了半导体存储器装置和存储器系统。所述半导体存储器装置包括存储器单元阵列和包括纠错码(ECC)引擎的接口电路。存储器单元阵列包括多个易失性存储器单元、正常单元区域和奇偶校验单元区域。在写入操作中,接口电路从外部装置接收主数据和第一奇偶校验数据,并且将主数据存储在正常单元区域中,将第一奇偶校验数据存储在奇偶校验单元区域中,第一奇偶校验数据基于第一ECC生成。在读取操作中,接口电路基于第一奇偶校验数据使用第二纠错码对主数据执行纠错码解码,以校正主数据中的第一类型的错误。第二纠错码具有与第一纠错码的奇偶校验矩阵相同的奇偶校验矩阵。

Patent Agency Ranking