-
公开(公告)号：CN107945833A
公开(公告)日：2018-04-20
申请号：CN201711347720.5
申请日：2017-12-15
Applicant: 三星电子株式会社
CPC classification number: G06F11/0721 , G06F11/0736 , G06F11/1048 , G06F12/0802 , G11C16/10 , G11C29/48 , G11C2029/0409 , G11C29/04 , G11C8/10 , G11C2029/0411
Abstract: 提供包括状态电路的存储器装置及其操作方法。一种存储器装置包括命令解码器和状态电路。命令解码器对命令进行解码。状态电路顺序地存储基于解码的命令确定的所述存储器装置的操作信息，并响应于输出控制信号而输出顺序存储的操作信息中的至少一个。
-
公开(公告)号：CN110265383B
公开(公告)日：2023-10-20
申请号：CN201910121505.6
申请日：2019-02-19
Applicant: 三星电子株式会社
IPC: H01L23/544 , G01R31/28
Abstract: 提供了半导体管芯和包括其的半导体器件。该半导体管芯可以包括：第一延迟电路，形成在基板上并配置为延迟测试信号，第一延迟电路包括串联连接的第一延迟级；第二延迟电路，形成在基板上并配置为延迟测试信号，第二延迟电路包括串联连接的第二延迟级；至少一个穿通硅通路，连接到第一延迟级的输出端子中的至少一个输出端子，所述至少一个穿通硅通路贯穿基板；以及负载确定装置，配置为将从第一延迟级中的一个输出的第一延迟信号与从第二延迟级中的一个输出的第二延迟信号相比较，并且确定所述至少一个穿通硅通路的负载。
-
公开(公告)号：CN110265069A
公开(公告)日：2019-09-20
申请号：CN201910169891.6
申请日：2019-03-06
Applicant: 三星电子株式会社
Abstract: 根据一些实施例，一种高带宽存储器设备包括基管芯和多个存储器管芯，该多个存储器管芯堆叠在基管芯上并通过多个基板通孔电连接到基管芯。基管芯包括：多个第一输入缓冲器，被构造为从连接到基管芯外部的多个第一凸块接收通道时钟信号、通道命令/地址和通道数据；多个第二输入缓冲器，被构造为从连接到基管芯外部的多个第二凸块接收测试时钟信号、测试命令/地址和测试数据；监测单元；多个第一输出缓冲器，连接到监测单元并被构造为将来自监测单元的监测数据输出到多个第二凸块；以及从多个第一输入缓冲器到监测单元的多条路径。
-
公开(公告)号：CN110265069B
公开(公告)日：2025-05-16
申请号：CN201910169891.6
申请日：2019-03-06
Applicant: 三星电子株式会社
Abstract: 根据一些实施例，一种高带宽存储器设备包括基管芯和多个存储器管芯，该多个存储器管芯堆叠在基管芯上并通过多个基板通孔电连接到基管芯。基管芯包括：多个第一输入缓冲器，被构造为从连接到基管芯外部的多个第一凸块接收通道时钟信号、通道命令/地址和通道数据；多个第二输入缓冲器，被构造为从连接到基管芯外部的多个第二凸块接收测试时钟信号、测试命令/地址和测试数据；监测单元；多个第一输出缓冲器，连接到监测单元并被构造为将来自监测单元的监测数据输出到多个第二凸块；以及从多个第一输入缓冲器到监测单元的多条路径。
-
公开(公告)号：CN110265383A
公开(公告)日：2019-09-20
申请号：CN201910121505.6
申请日：2019-02-19
Applicant: 三星电子株式会社
IPC: H01L23/544 , G01R31/28
Abstract: 提供了半导体管芯和包括其的半导体器件。该半导体管芯可以包括：第一延迟电路，形成在基板上并配置为延迟测试信号，第一延迟电路包括串联连接的第一延迟级；第二延迟电路，形成在基板上并配置为延迟测试信号，第二延迟电路包括串联连接的第二延迟级；至少一个穿通硅通路，连接到第一延迟级的输出端子中的至少一个输出端子，所述至少一个穿通硅通路贯穿基板；以及负载确定装置，配置为将从第一延迟级中的一个输出的第一延迟信号与从第二延迟级中的一个输出的第二延迟信号相比较，并且确定所述至少一个穿通硅通路的负载。
