-
公开(公告)号：CN111679785B
公开(公告)日：2025-03-11
申请号：CN202010147089.X
申请日：2020-03-05
Applicant: 三星电子株式会社
IPC: G06F3/06
Abstract: 提供了用于处理操作的存储器装置、包括该存储器装置的数据处理系统以及操作该存储器装置的方法。存储器装置包括具有存储体的存储器、存储器内置处理器(PIM)电路和控制逻辑。PIM电路包括指令存储器，该指令存储器存储从主机提供的至少一条指令。PIM电路被配置为使用由主机提供的数据或从存储体读取的数据来处理操作，并存储由主机提供的至少一条指令。控制逻辑被配置为对从主机接收的命令/地址进行解码以生成解码结果，并基于解码结果执行控制操作以便进行以下各项之一：i)执行对存储体的存储器操作，和ii)PIM电路执行处理操作。响应于指示执行处理操作的命令/地址，控制指示指令存储器的位置的程序计数器的计数值。
-
公开(公告)号：CN116504289A
公开(公告)日：2023-07-28
申请号：CN202310086667.7
申请日：2023-01-18
Applicant: 三星电子株式会社
IPC: G11C11/409 , G11C11/408 , G11C11/406
Abstract: 本公开提供了一种存储器件。该存储器件包括：存储单元阵列，被配置为存储数据；命令解码器，被配置为从外部接收命令以生成第一存储单元控制信号；PIM(存储器中处理器)块，被配置为基于内部存储的指令生成第二存储单元控制信号，并基于第二存储单元控制信号执行内部处理操作，该第二存储单元控制信号包括用于执行内部处理操作的命令；以及操作模式多路复用器，被配置为输出第一存储单元控制信号和第二存储单元控制信号中的任何一个，并将其提供给存储单元阵列。
-
公开(公告)号：CN115497550A
公开(公告)日：2022-12-20
申请号：CN202210035196.2
申请日：2022-01-13
Applicant: 三星电子株式会社
IPC: G11C29/42
Abstract: 公开了一种半导体存储器装置。所述半导体存储器装置包括缓冲器裸片和多个存储器裸片。每个存储器裸片包括存储器单元阵列、纠错码(ECC)引擎和测试电路。存储器单元阵列包括多个存储器单元行，每个存储器单元行包括多个易失性存储器单元。测试电路在测试模式下生成测试校正子和指示测试校正子的错误状态的预期的解码状态标志，接收由ECC引擎基于测试校正子来生成的测试奇偶校验数据和指示测试奇偶校验数据的错误状态的解码状态标志，并且基于测试校正子与测试奇偶校验数据的比较以及预期的解码状态标志与解码状态标志的比较来确定ECC引擎是否具有缺陷。
-
公开(公告)号：CN111679786B
公开(公告)日：2024-05-14
申请号：CN202010149237.1
申请日：2020-03-05
Applicant: 三星电子株式会社
Abstract: 一种存储设备，包括存储单元阵列、信号线、模式选择器电路、命令转换器电路和内部处理器。存储单元阵列包括第一和第二存储区域。模式选择器电路被配置为基于与命令一起接收的地址生成用于控制存储设备进入内部处理模式的处理模式选择信号。命令转换器电路被配置为响应于处理模式选择信号的激活将接收到的命令转换为内部处理操作命令。内部处理器被配置为在内部处理模式下响应于内部处理操作命令在第一存储区域上执行内部处理操作。
-
公开(公告)号：CN116028397A
公开(公告)日：2023-04-28
申请号：CN202211317385.5
申请日：2022-10-26
Applicant: 三星电子株式会社
IPC: G06F13/16
Abstract: 一种支持内存中处理(PIM)协议的存储器设备包括模式寄存器组(MRS)，所述模式寄存器组被配置为将关于PIM协议的第一参数代码和第二参数代码分别存储在第一寄存器和第二寄存器中。所述第一参数代码包括指示是否支持与旧版本PIM协议相关的PIM协议变更的PIM协议变更代码，并且所述第二参数代码包括用于从多个PIM协议中设置当前操作PIM协议的PIM协议代码。所述存储器设备还包括PIM电路，所述PIM电路被配置为基于所述当前操作PIM协议执行内部处理操作。
-
Patent Agency Ranking
公开(公告)号：CN118732937A
公开(公告)日：2024-10-01
申请号：CN202311616189.2
申请日：2023-11-29
Applicant: 三星电子株式会社 , 首尔大学校产学协力团
IPC: G06F3/06
Abstract: 公开了一种用于存储器中处理的存储装置和存储装置的操作方法。所述存储装置包括多个存储器芯片。所述多个存储器芯片均包括多个存储体和逻辑电路。在第一操作模式下，所述逻辑电路基于从所述主机接收到的第一命令和第一地址将第一数据写入到所述多个存储体中，并且基于从所述主机接收到的第三数据和所述第一数据来执行第一存储器中处理(PIM)运算。在第二操作模式下，所述逻辑电路基于从所述主机接收到的第一命令和第一地址将第二数据写入到所述多个存储体中，并且基于从所述主机接收到的与所述第三数据不同的第四数据和所述第二数据来执行第二PIM运算。
-
公开(公告)号：CN114138173A
公开(公告)日：2022-03-04
申请号：CN202110940332.8
申请日：2021-08-16
Applicant: 三星电子株式会社
IPC: G06F3/06
Abstract: 一种存储器设备，包括：多个引脚，用于从外部设备接收控制信号；第一存储体，具有第一存储单元，其中，第一存储体在第一操作模式和第二操作模式下被激活；第二存储体，具有第二存储单元，其中，第二存储体在第一操作模式下被去激活并在第二操作模式下被激活；处理单元，被配置为在第二操作模式下对从第一存储单元输出的第一数据和从第二存储单元输出的第二数据执行操作；以及存储器中处理(PIM)模式控制器，被配置为响应于控制信号而选择指示第一操作模式和第二操作模式之一的模式信息，并根据该模式信息来控制至少一个存储器参数、至少一个模式寄存器组(MRS)值或者刷新模式。
-
公开(公告)号：CN113126953A
公开(公告)日：2021-07-16
申请号：CN202010594351.5
申请日：2020-06-24
Applicant: 三星电子株式会社
Abstract: 提供了针对浮点处理的方法和装置。该方法包括：接收第一浮点操作数和第二浮点操作数，第一浮点操作数和第二浮点操作数均具有n位格式，该n位格式包括符号字段、指数字段和有效数字段；对通过对用于n位乘法运算的第一浮点操作数和第二浮点操作数中彼此相对应的字段执行算术运算而获得的二进制值进行正规化；确定经正规化的二进制值是能够以n位格式表示的数还是不能以n位格式表示的扩展正规数；根据确定的结果，使用扩展位格式对经正规化的二进制值进行编码，在扩展位格式中，标识经正规化的二进制值是否是扩展正规数的扩展码被添加到n位格式；以及作为n位乘法运算的结果，使用扩展位格式来输出经编码的二进制值。
-
公开(公告)号：CN111694514A
公开(公告)日：2020-09-22
申请号：CN202010165077.X
申请日：2020-03-11
Applicant: 三星电子株式会社
Abstract: 一种存储器设备包括：存储器存储体，其包括至少一个存储体组；存储器中处理器(PIM)电路，包括被布置为与存储体组相对应的第一处理元件，其通过使用由主机提供的数据和从存储体组读出的数据中的至少一个来处理运算；处理元件输入和输出(PEIO)选通电路，其被配置为控制被布置为与存储体组中的每个存储体相对应的存储体局部IO和被布置为与存储体组相对应的存储体组IO之间的电连接；以及控制逻辑，其被配置为执行控制操作，使得执行对存储器存储体的存储器操作或者由PIM电路处理运算。当运算由第一处理元件处理时，PEIO选通电路阻断存储体局部IO和存储体组IO之间的电连接。
-
公开(公告)号：CN111679786A
公开(公告)日：2020-09-18
申请号：CN202010149237.1
申请日：2020-03-05
Applicant: 三星电子株式会社
Abstract: 一种存储设备，包括存储单元阵列、信号线、模式选择器电路、命令转换器电路和内部处理器。存储单元阵列包括第一和第二存储区域。模式选择器电路被配置为基于与命令一起接收的地址生成用于控制存储设备进入内部处理模式的处理模式选择信号。命令转换器电路被配置为响应于处理模式选择信号的激活将接收到的命令转换为内部处理操作命令。内部处理器被配置为在内部处理模式下响应于内部处理操作命令在第一存储区域上执行内部处理操作。
-
-
-
-
-
-
-
-
-
Search Results
21
records
(took 0.026 seconds)
