-
公开(公告)号：CN114138173A
公开(公告)日：2022-03-04
申请号：CN202110940332.8
申请日：2021-08-16
Applicant: 三星电子株式会社
IPC: G06F3/06
Abstract: 一种存储器设备，包括：多个引脚，用于从外部设备接收控制信号；第一存储体，具有第一存储单元，其中，第一存储体在第一操作模式和第二操作模式下被激活；第二存储体，具有第二存储单元，其中，第二存储体在第一操作模式下被去激活并在第二操作模式下被激活；处理单元，被配置为在第二操作模式下对从第一存储单元输出的第一数据和从第二存储单元输出的第二数据执行操作；以及存储器中处理(PIM)模式控制器，被配置为响应于控制信号而选择指示第一操作模式和第二操作模式之一的模式信息，并根据该模式信息来控制至少一个存储器参数、至少一个模式寄存器组(MRS)值或者刷新模式。
-
公开(公告)号：CN113126898A
公开(公告)日：2021-07-16
申请号：CN202011412501.2
申请日：2020-12-03
Applicant: 三星电子株式会社
Abstract: 一种存储器设备，包括：包括多个存储体的存储器存储体，每个存储体包括存储器单元阵列；计算逻辑，包括与存储体对应地布置的多个存储器内置处理器(PIM)电路，多个PIM电路中的每一个使用从从主机提供的数据和从存储体当中的对应存储体读取的信息中选择的至少一个来执行计算处理；以及控制逻辑，被配置为响应于每个从主机接收的命令和/或地址来控制对存储器存储体的存储器操作，或控制计算逻辑以执行计算处理，其中分别对存储体并行执行读取操作以用于计算处理，为存储体分别配置具有不同值的偏移，并且从存储体的相应存储器单元阵列中的不同位置读取信息并将其提供给PIM电路。
-
公开(公告)号：CN112786086A
公开(公告)日：2021-05-11
申请号：CN202010776038.3
申请日：2020-08-05
Applicant: 三星电子株式会社
IPC: G11C11/406 , G11C11/408
Abstract: 公开了存储器装置和包括存储器装置的存储器系统。根据发明构思的一些方面的存储器装置包括：存储器单元阵列，包括多个存储体；至少一个处理元件(PE)，连接到从所述多个存储体选择的至少一个存储体；和控制逻辑，被配置为控制包括在所述多个存储体中的每个中的字线被激活的激活操作，并且被配置为基于PE启用信号来控制至少一个存储体被刷新的刷新操作，PE启用信号被配置为选择性地启用所述至少一个PE。
-
公开(公告)号：CN113220611A
公开(公告)日：2021-08-06
申请号：CN202110072030.3
申请日：2021-01-19
Applicant: 三星电子株式会社
Abstract: 提供了包括行引脚和列引脚的存储器设备及其操作方法，该方法包括在时钟信号的1.5个周期期间通过行引脚接收第一激活命令，在时钟信号的1个周期期间通过列引脚接收第一读命令或第一写命令，在与时钟信号的上升沿相对应的时钟信号的0.5个周期期间通过行引脚接收第一预充电命令，在时钟信号的1.5个周期期间通过行引脚接收第二激活命令，在时钟信号的1个周期期间通过列引脚接收第二读命令或第二写命令，并在与时钟信号的下降沿相对应的时钟信号的0.5个周期期间通过行引脚接收第二预充电命令。
-
Patent Agency Ranking
公开(公告)号：CN113012744A
公开(公告)日：2021-06-22
申请号：CN202011039847.2
申请日：2020-09-28
Applicant: 三星电子株式会社
IPC: G11C29/02
Abstract: 公开了一种高带宽存储器和一种包括该高带宽存储器的系统。高带宽存储器包括：缓冲器裸片；多个存储器裸片，堆叠内部在缓冲器裸片上；多个虚设凸块组，在缓冲器裸片的边缘区域和所述多个存储器裸片的边缘区域中，其中，所述多个虚设凸块组中的每个包括在彼此相邻的两个裸片之间彼此间隔开并且被配置为将彼此相邻的所述两个裸片连接的多个虚设凸块；多个信号线组，均包括多条信号线，所述多条信号线被配置为在凸块裂纹测试操作期间通过经由所述多个虚设凸块组中的每个的多个虚设凸块的顺序传输将施加到所述多个虚设凸块中的输入虚设凸块的输入信号和多个凸块裂纹检测信号之中的对应的信号传输到所述多个虚设凸块中的输出虚设凸块。
-
公开(公告)号：CN114496956A
公开(公告)日：2022-05-13
申请号：CN202111224190.1
申请日：2021-10-20
Applicant: 三星电子株式会社
Abstract: 一种半导体器件，包括：半导体结构，包括具有带沟道的有源区的半导体衬底；硅通孔(TSV)结构，包括配置为传送电力的电力TSV和配置为传送信号的信号TSV；以及排除区，位于距所述TSV结构的预定距离处并且由所述有源区界定。所述TSV结构穿透所述半导体衬底。所述排除区包括离所述电力TSV第一距离的第一元件区域和离所述信号TSV第二距离的第二元件区域。
-
公开(公告)号：CN114203219A
公开(公告)日：2022-03-18
申请号：CN202111079217.2
申请日：2021-09-15
Applicant: 三星电子株式会社
IPC: G11C7/22
Abstract: 公开了一种半导体存储器装置和包括其的系统。半导体存储器装置包括接口半导体晶片、至少一个存储器半导体晶片和连接接口半导体晶片与存储器半导体晶片的硅穿通件。接口半导体晶片包括命令引脚以接收从存储器控制器传递的命令信号和对命令信号解码的接口命令解码器。存储器半导体晶片包括被配置为存储数据的存储器集成电路和对从接口半导体晶片传递的命令信号解码的存储器命令解码器。接口半导体晶片不包括从存储器控制器接收时钟使能信号的时钟使能引脚。接口命令解码器和存储器命令解码器生成接口时钟使能信号和存储器时钟使能信号，以基于通过多个命令引脚从存储器控制器传递的电力模式命令控制接口半导体晶片和存储器半导体晶片的时钟供应。
-
公开(公告)号：CN114155891A
公开(公告)日：2022-03-08
申请号：CN202110833742.2
申请日：2021-07-22
Applicant: 三星电子株式会社
Abstract: 根据一个方面的存储设备可以包括：存储单元阵列，包括各自包括多个存储体的第一存储体区域和第二存储体区域；运算逻辑，包括与所述第一存储体区域相对应的一个或多个第一处理元件PE和与所述第二存储体区域相对应的一个或多个第二处理元件PE；控制逻辑，被配置为基于外部源设置信息来控制第一存储体区域和第二存储体区域的模式；第一模式信号发生器和第二模式信号发生器，被配置为控制第一和第二PE的启用，其中，响应于第一存储体区域被设置为运算模式并且第二存储体区域被设置为常规模式，第一模式信号发生器被配置为输出第一模式信号以启用第一PE，并且第二模式信号发生器被配置为输出第二模式信号以禁用第二PE。
-
公开(公告)号：CN113035261A
公开(公告)日：2021-06-25
申请号：CN202010780870.0
申请日：2020-08-06
Applicant: 三星电子株式会社
Abstract: 公开了半导体存储器装置和存储器系统。所述半导体存储器装置包括存储器单元阵列和包括纠错码(ECC)引擎的接口电路。存储器单元阵列包括多个易失性存储器单元、正常单元区域和奇偶校验单元区域。在写入操作中，接口电路从外部装置接收主数据和第一奇偶校验数据，并且将主数据存储在正常单元区域中，将第一奇偶校验数据存储在奇偶校验单元区域中，第一奇偶校验数据基于第一ECC生成。在读取操作中，接口电路基于第一奇偶校验数据使用第二纠错码对主数据执行纠错码解码，以校正主数据中的第一类型的错误。第二纠错码具有与第一纠错码的奇偶校验矩阵相同的奇偶校验矩阵。
-
-
-
-
-
-
-
-
Search Results
9
records
(took 0.028 seconds)
