-
公开(公告)号：CN114203219A
公开(公告)日：2022-03-18
申请号：CN202111079217.2
申请日：2021-09-15
Applicant: 三星电子株式会社
IPC: G11C7/22
Abstract: 公开了一种半导体存储器装置和包括其的系统。半导体存储器装置包括接口半导体晶片、至少一个存储器半导体晶片和连接接口半导体晶片与存储器半导体晶片的硅穿通件。接口半导体晶片包括命令引脚以接收从存储器控制器传递的命令信号和对命令信号解码的接口命令解码器。存储器半导体晶片包括被配置为存储数据的存储器集成电路和对从接口半导体晶片传递的命令信号解码的存储器命令解码器。接口半导体晶片不包括从存储器控制器接收时钟使能信号的时钟使能引脚。接口命令解码器和存储器命令解码器生成接口时钟使能信号和存储器时钟使能信号，以基于通过多个命令引脚从存储器控制器传递的电力模式命令控制接口半导体晶片和存储器半导体晶片的时钟供应。
-
公开(公告)号：CN109427373B
公开(公告)日：2023-09-29
申请号：CN201810427944.5
申请日：2018-05-07
Applicant: 三星电子株式会社
Abstract: 本申请提供存储系统及用于其的存储器模块和半导体存储器件。存储系统包括：控制器；均包括多个半导体存储器件的第一组和第二组；由控制器、第一组和第二组共享的命令/地址信号线和数据线。第一组和第二组的读取等待时间、写入等待时间和突发长度的值由控制器设定，并且当在第一组与第二组之间执行数据移动操作时，控制器通过命令/地址信号线来对第一组和第二组中的一个施加移位读取命令，并且在从读取等待时间减去写入等待时间所获得的时间之后，通过命令/地址信号线来对它们中的另一个施加正常写入命令或移位写入命令。从第一组和第二组中的一个读取到的数目与突发长度的值相对应的数据通过数据线被写入到它们中的另一个。
-
公开(公告)号：CN113220611A
公开(公告)日：2021-08-06
申请号：CN202110072030.3
申请日：2021-01-19
Applicant: 三星电子株式会社
Abstract: 提供了包括行引脚和列引脚的存储器设备及其操作方法，该方法包括在时钟信号的1.5个周期期间通过行引脚接收第一激活命令，在时钟信号的1个周期期间通过列引脚接收第一读命令或第一写命令，在与时钟信号的上升沿相对应的时钟信号的0.5个周期期间通过行引脚接收第一预充电命令，在时钟信号的1.5个周期期间通过行引脚接收第二激活命令，在时钟信号的1个周期期间通过列引脚接收第二读命令或第二写命令，并在与时钟信号的下降沿相对应的时钟信号的0.5个周期期间通过行引脚接收第二预充电命令。
-
公开(公告)号：CN113223572A
公开(公告)日：2021-08-06
申请号：CN202011157943.7
申请日：2020-10-26
Applicant: 三星电子株式会社
IPC: G11C11/401 , G11C11/4063 , H01L25/065
Abstract: 根据本发明构思的一些示例实施例，提供了一种操作堆叠式存储器件的方法，所述堆叠式存储器件包括沿垂直方向堆叠的多个存储器裸片，所述方法包括：从存储控制器接收命令和地址；通过对所述地址进行译码确定指示所述多个存储器裸片的子集的堆叠ID；以及访问与所述堆叠ID相对应的存储器裸片的所述子集当中的至少两个存储器裸片，所述至少两个存储器裸片是不相邻的。
-
Patent Agency Ranking
-
公开(公告)号：CN107015916A
公开(公告)日：2017-08-04
申请号：CN201611131046.2
申请日：2016-12-09
Applicant: 三星电子株式会社
IPC: G06F12/02 , G11C11/408
CPC classification number: G06F12/00 , G06F3/0604 , G06F3/0629 , G06F3/0683 , G06F12/02 , G11C5/04 , G11C7/1042 , G11C7/1057 , G11C8/12 , G11C8/18 , G11C11/4076 , G11C11/408 , G11C11/4093 , G11C2207/2209 , G06F12/0223 , G11C11/4087
Abstract: 半导体存储设备包含半导体存储设备中的第一存储区和半导体存储设备中的第二存储区。基于使用选择信号，独立于第一存储区访问第二存储区。第一存储区和第二存储区共享命令和地址线，并且基于使用选择信号执行存储区块交错操作。
-
公开(公告)号：CN114388047A
公开(公告)日：2022-04-22
申请号：CN202111209052.6
申请日：2021-10-18
Applicant: 三星电子株式会社
IPC: G11C29/42
Abstract: 一种半导体存储器装置包括存储器单元阵列、纠错码(ECC)电路以及控制ECC电路的控制逻辑电路。存储器单元阵列包括存储器单元以及正常单元区域和奇偶校验单元区域。在正常模式下，ECC电路接收主数据，对主数据执行ECC编码以生成奇偶校验数据，并且将主数据和奇偶校验数据存储在正常单元区域和奇偶校验单元区域中。在测试模式下，ECC电路接收包括至少一个错误比特的测试数据，将测试数据存储在正常单元区域和奇偶校验单元区域之一中，并且对主数据和奇偶校验数据之一以及测试数据执行ECC解码以将解码结果数据提供给外部装置。
-
公开(公告)号：CN112988059A
公开(公告)日：2021-06-18
申请号：CN202011483842.9
申请日：2020-12-16
Applicant: 三星电子株式会社
IPC: G06F3/06
Abstract: 提供了存储器装置、电子装置以及存储数据的方法。所述电子装置包括：主机，被配置为输出数据；以及存储器装置，包括存储器存储装置，存储器存储装置被配置为接收数据并存储数据。主机被配置为：根据数据并行化系统生成关于将被提供给存储器装置的数据的数据总线反转(DBI)信息，并且将DBI信息提供给存储器装置，数据并行化系统在存储器装置内部。存储器装置被配置为：将数据提供给存储器存储装置，数据从主机输出，数据根据DBI信息被编码，根据数据并行化系统提供数据。
-
公开(公告)号：CN109427373A
公开(公告)日：2019-03-05
申请号：CN201810427944.5
申请日：2018-05-07
Applicant: 三星电子株式会社
Abstract: 本申请提供存储系统及用于其的存储器模块和半导体存储器件。存储系统包括：控制器；均包括多个半导体存储器件的第一组和第二组；由控制器、第一组和第二组共享的命令/地址信号线和数据线。第一组和第二组的读取等待时间、写入等待时间和突发长度的值由控制器设定，并且当在第一组与第二组之间执行数据移动操作时，控制器通过命令/地址信号线来对第一组和第二组中的一个施加移位读取命令，并且在从读取等待时间减去写入等待时间所获得的时间之后，通过命令/地址信号线来对它们中的另一个施加正常写入命令或移位写入命令。从第一组和第二组中的一个读取到的数目与突发长度的值相对应的数据通过数据线被写入到它们中的另一个。
-
-
-
-
-
-
-
-
Search Results
9
records
(took 0.024 seconds)
