-
公开(公告)号：CN117594085A
公开(公告)日：2024-02-23
申请号：CN202310744281.0
申请日：2023-06-21
Applicant: 三星电子株式会社
IPC: G11C8/10
Abstract: 提供了一种半导体存储器件及设计其的方法。所述半导体存储器件包括n个物理存储体，所述n个物理存储体中的每一个物理存储体被配置为全部地或部分地被包括在第一逻辑存储体或第二逻辑存储体中，并且被布置在行方向上，其中，n是大于或等于3的整数，并且其中，所述n个物理存储体在所述行方向上的相应宽度的总和与所述n个物理存储体中的每一个物理存储体在列方向上的高度的比例为不是2的倍数的实数倍。
-
公开(公告)号：CN110751966B
公开(公告)日：2024-05-24
申请号：CN201910548866.9
申请日：2019-06-24
Applicant: 三星电子株式会社
Abstract: 提供了对地址进行加扰的存储器装置。根据示例性实施例，所述存储器装置可包括：存储器单元阵列，包括连接到根据行地址的依次变化而按先后顺序布置的多条字线的多个存储器单元；行解码器，针对输入到行解码器的每个行地址，根据选择信号对行地址的第一位和行地址的第二位进行加扰，从而形成加扰行地址，对加扰行地址进行解码，并且基于加扰行地址从所述多条字线选择字线；以及反熔丝阵列，包括反熔丝，其中，选择信号的逻辑值被编程到所述反熔丝。所述多条字线的第一字线和第二字线可彼此相邻，并且与第一字线对应的行地址的第一值和与第二字线对应的行地址的第二值之间的差可以是与第一位对应的值。
-
公开(公告)号：CN108932959B
公开(公告)日：2023-06-02
申请号：CN201810131724.8
申请日：2018-02-09
Applicant: 三星电子株式会社
IPC: G11C7/24 , G11C11/4078
Abstract: 提供针对被干扰行执行照顾操作的存储器装置及其操作方法。一种存储器装置包括存储器单元阵列、刷新控制器以及控制逻辑。存储器单元阵列包括多个行。刷新控制器对所述多个行执行刷新操作。控制逻辑基于所述多个行在第一周期期间被访问的次数，控制对与第一行最邻近的第一邻近区域的照顾操作。控制逻辑还基于所述多个行在第二周期期间被访问的次数，控制对与第二行第二邻近的第二邻近区域的照顾操作。第一周期和第二周期是不同的周期。
-
公开(公告)号：CN111162071A
公开(公告)日：2020-05-15
申请号：CN201911065349.2
申请日：2019-11-04
Applicant: 三星电子株式会社
IPC: H01L25/18 , H01L23/31 , H01L21/98 , H01L23/488 , H01L23/485 , H01L21/60
Abstract: 本发明提供一种载体基板及使用该载体基板制造半导体封装件的方法，所述载体基板包括芯层以及至少一个单元图案部，并且所述单元图案部包括：第一金属层，设置在所述芯层上；释放层，设置在所述第一金属层上；第二金属层，设置在所述释放层上；以及第三金属层，设置在所述第二金属层上并且覆盖所述释放层的侧表面。
-
公开(公告)号：CN116632017A
公开(公告)日：2023-08-22
申请号：CN202211589010.4
申请日：2022-12-09
Applicant: 三星电子株式会社
IPC: H01L27/146
Abstract: 一种图像传感器封装包括：第一衬底部分，包括第一衬底和上布线结构，该上布线结构包括堆叠结构，该堆叠结构包括多个上布线图案和多个上布线通路。该图像传感器封装包括：第二衬底部分，包括第二衬底和下布线结构，该第二衬底限定沟槽部分和通路孔。下布线结构包括堆叠结构，该堆叠结构包括多个下布线图案和多个下布线通路。下布线结构与上布线结构接触，并且多个下布线图案包括位于不同竖直高度处的多个下图案。该图像传感器封装包括：通路电极部分，覆盖通路孔的内侧壁和底表面。
-
Patent Agency Ranking
公开(公告)号：CN109841589B
公开(公告)日：2023-07-11
申请号：CN201810438061.4
申请日：2018-05-09
Applicant: 三星电子株式会社
IPC: H01L23/492 , H01L21/683 , H01L21/48
Abstract: 本公开提供一种载体基板及其制造方法以及制造半导体封装件的方法。所述载体基板包括：芯层；第一金属层，设置在所述芯层上；释放层，设置在所述第一金属层上；及第二金属层，设置在所述释放层上。所述第一金属层、所述释放层和所述第二金属层形成多个单元图案部，或者所述释放层和所述第二金属层形成多个单元图案部，所述多个单元图案部的面积小于所述芯层的面积。
-
公开(公告)号：CN109712952B
公开(公告)日：2023-06-13
申请号：CN201810539777.3
申请日：2018-05-30
Applicant: 三星电子株式会社
Abstract: 本公开提供一种半导体封装件及其制造方法，该半导体封装件包括支撑构件，支撑构件具有腔并且包括布线结构，布线结构使支撑构件的彼此相对的第一表面和第二表面连接。连接构件，位于支撑构件的第二表面上并且包括连接到布线结构的第一重新分布层。半导体芯片，位于连接构件上，位于腔中，并且具有连接到第一重新分布层的连接焊盘。包封件，包封设置于腔中的半导体芯片并且覆盖支撑构件的第一表面。第二重新分布层，位于支撑构件的第一表面上并且包括布线图案和连接过孔，布线图案嵌入在包封件中并且具有暴露的表面，连接过孔贯穿包封件以使布线结构和布线图案彼此连接。
-
公开(公告)号：CN110751966A
公开(公告)日：2020-02-04
申请号：CN201910548866.9
申请日：2019-06-24
Applicant: 三星电子株式会社
Abstract: 提供了对地址进行加扰的存储器装置。根据示例性实施例，所述存储器装置可包括：存储器单元阵列，包括连接到根据行地址的依次变化而按先后顺序布置的多条字线的多个存储器单元；行解码器，针对输入到行解码器的每个行地址，根据选择信号对行地址的第一位和行地址的第二位进行加扰，从而形成加扰行地址，对加扰行地址进行解码，并且基于加扰行地址从所述多条字线选择字线；以及反熔丝阵列，包括反熔丝，其中，选择信号的逻辑值被编程到所述反熔丝。所述多条字线的第一字线和第二字线可彼此相邻，并且与第一字线对应的行地址的第一值和与第二字线对应的行地址的第二值之间的差可以是与第一位对应的值。
-
公开(公告)号：CN111162071B
公开(公告)日：2024-05-31
申请号：CN201911065349.2
申请日：2019-11-04
Applicant: 三星电子株式会社
IPC: H01L25/18 , H10B80/00 , H01L23/31 , H01L21/98 , H01L23/488 , H01L23/485 , H01L21/60
Abstract: 本发明提供一种载体基板及使用该载体基板制造半导体封装件的方法，所述载体基板包括芯层以及至少一个单元图案部，并且所述单元图案部包括：第一金属层，设置在所述芯层上；释放层，设置在所述第一金属层上；第二金属层，设置在所述释放层上；以及第三金属层，设置在所述第二金属层上并且覆盖所述释放层的侧表面。
-
公开(公告)号：CN109560078B
公开(公告)日：2023-10-03
申请号：CN201810826611.X
申请日：2018-07-25
Applicant: 三星电子株式会社
IPC: G06F15/78 , G11C16/00 , H01L25/18 , H01L23/48 , H01L23/528
Abstract: 一种堆叠式存储器装置包括：逻辑半导体裸片；多个存储器半导体裸片，与所述逻辑半导体裸片堆叠在一起，其中所述存储器半导体裸片中的每一者包括存储器集成电路且所述存储器半导体裸片中的一者或多者是包括计算单元的计算半导体裸片；以及硅通孔，对所述逻辑半导体裸片与所述多个存储器半导体裸片进行电连接；其中所述计算单元中的每一者被配置成基于广播数据及内部数据实行计算并产生计算结果数据，其中所述广播数据通过所述硅通孔被共同地提供到所述多个计算半导体裸片，且所述内部数据是分别从所述多个计算半导体裸片的所述存储器集成电路读取。也提供一种存储器系统和操作方法。
-
-
-
-
-
-
-
-
-
Search Results
12
records
(took 0.029 seconds)
