公开(公告)号：CN119545898A

公开(公告)日：2025-02-28

申请号：CN202410532392.X

申请日：2024-04-29

Applicant: 三星电子株式会社

Inventor： 朴志䛵 ,  姜秉柱 ,  林载炯 ,  千宽永 ,  崔秀斌

IPC: H10D84/85 ,  H10D84/03

Abstract: 一种三维半导体器件可以包括：背面金属层；下沟道图案，在背面金属层上；第一下源/漏图案和第二下源/漏图案，在第一方向上彼此间隔开，下沟道图案介于第一下源/漏图案与第二下源/漏图案之间，第一下源/漏图案连接到下沟道图案；上沟道图案，在下沟道图案上；第一上源/漏图案，在第一下源/漏图案上，第一上源/漏图案连接到上沟道图案；第二上源/漏图案，在第二下源/漏图案上；以及宽过孔，将第一上源/漏图案电连接到第二下源/漏图案。宽过孔可以包括具有第一顶表面的第一过孔部分和具有第二顶表面的第二过孔部分，并且这里，第二顶表面可以处于比第一顶表面低的水平处。

公开(公告)号：CN115411029A

公开(公告)日：2022-11-29

申请号：CN202210020008.9

申请日：2022-01-10

Applicant: 三星电子株式会社

Inventor： 朴判济 ,  姜秉柱 ,  金允贞 ,  千宽永

IPC: H01L27/02 ,  H01L23/528

Abstract: 提供了包括标准单元的集成电路芯片。所述集成电路芯片包括：基底，包括第一元件区域和第二元件区域；第一沟道有源区域，沿第一方向延伸；第二沟道有源区域；栅极线，沿第二方向延伸并与第一沟道有源区域和第二沟道有源区域交叉；扩散中断，沿第二方向延伸；源极/漏极区域，位于栅极线的相对侧处并位于第一沟道有源区域和第二沟道有源区域上；第一电力线，电连接到源极/漏极区域；以及第二电力线，电连接到源极/漏极区域并具有比第一电力线的电压电平低的电压电平，其中，扩散中断包括：第一区域，包括绝缘体并与第一元件区域叠置；以及第二区域，包括与栅极线的材料相同的材料并与第二元件区域叠置，其中，第二区域电连接到第二电力线。

公开(公告)号：CN117913075A

公开(公告)日：2024-04-19

申请号：CN202311341903.1

申请日：2023-10-17

Applicant: 三星电子株式会社

Inventor： 朴志授 ,  姜秉柱 ,  李正韩 ,  林载炯

IPC: H01L23/544 ,  H01L27/088 ,  H01L21/82 ,  H01L21/768

Abstract: 在一种制造半导体器件的方法中，穿过包括彼此相反的第一和第二表面的衬底的一部分形成对准标记，所述部分与衬底的第二表面相邻。在衬底的第二表面上形成包括栅极结构和源极/漏极层的晶体管。去除衬底的与衬底的第一表面相邻的部分以暴露对准标记。接触插塞穿过衬底的与衬底的第一表面相邻的部分形成，以电连接到源极/漏极层。电源轨形成在衬底的第一表面上以电连接到接触插塞。

公开(公告)号：CN117012749A

公开(公告)日：2023-11-07

申请号：CN202310470739.8

申请日：2023-04-26

Applicant: 三星电子株式会社

Inventor： 姜秉柱 ,  千宽永 ,  权智旭 ,  朴哲弘 ,  阿兹马特·拉海尔 ,  崔守亨

IPC: H01L23/498 ,  H01L27/088 ,  H01L23/538

Abstract: 一种半导体器件包括：衬底，包括第一侧和与第一侧相对的第二侧；第一电力轨和第二电力轨，设置在衬底的第一侧上，第一电力轨和第二电力轨沿第一方向延伸并且在第二方向上分离；第一有源区和第二有源区，设置在衬底的第一侧上，第一有源区和第二有源区由第一电力轨与第二电力轨之间的元件分离膜限定并且在第二方向上分离；电力输送网络，设置在衬底的第二侧上；以及第一电力通孔，穿透元件分离膜和衬底，第一电力通孔连接电力输送网络和第一电力轨。

公开(公告)号：CN115732512A

公开(公告)日：2023-03-03

申请号：CN202211023484.2

申请日：2022-08-25

Applicant: 三星电子株式会社

Inventor： 姜秉柱 ,  拉希勒·阿兹玛特 ,  权智旭 ,  金秀贤 ,  千宽永

IPC: H01L27/12

Abstract: 提供了一种半导体装置。所述半导体装置包括：标准单元，包括：多个有源图案，在第一方向上延伸；栅极结构，与所述多个有源图案交叉并且在第二方向上延伸；以及源/漏区，分别设置在定位在栅极结构的两侧上的所述多个有源图案上；多条信号线，在标准单元上在第一方向上延伸，在第二方向上布置，并且电连接到标准单元；以及第一电力带和第二电力带，在标准单元上在第一方向上延伸，电连接到所述源/漏区中的一些源/漏区，并且向标准单元供应电力，其中，第一电力带和第二电力带各自设置在标准单元上，同时在第一方向上与所述多条信号线中的任意一条信号线设置在同一条线上。

公开(公告)号：CN117096132A

公开(公告)日：2023-11-21

申请号：CN202310569453.5

申请日：2023-05-19

Applicant: 三星电子株式会社

Inventor： 权智旭 ,  崔秀荧 ,  姜秉柱 ,  朴哲弘 ,  千宽永

IPC: H01L23/528 ,  H01L27/02

Abstract: 本申请提供一种半导体器件，包括：半导体基板，其具有电源布置区域；第一互连结构，其设置在半导体基板上并且包括第一互连图案和电源线；第二互连结构，其设置在半导体基板上并且包括第二互连图案；以及贯通电极，其穿过每个电源布置区域并且接触电源线，其中，第一互连图案包括第一互连线，其中，电源线设置在与第一互连线当中的第一条第一互连线相同的高度水平上，并且彼此平行，其中，电源布置区域彼此平行，并且其中，电源布置区域和电源线交叉的交叉区域包括顺序布置的多个第一有源交叉区域、一个虚设交叉区域和多个第二有源交叉区域。

公开(公告)号：CN117012748A

公开(公告)日：2023-11-07

申请号：CN202310469137.0

申请日：2023-04-26

Applicant: 三星电子株式会社

Inventor： 姜秉柱 ,  朴判济 ,  权智旭 ,  朴哲弘 ,  梁在锡

IPC: H01L23/498 ,  H01L23/50 ,  H01L27/088

Abstract: 提供了一种半导体装置。所述半导体装置包括：基底，包括彼此背对的第一侧和第二侧；电源抽头单元，在基底的第一侧上，位于第一行、与第一行邻近的第二行以及与第二行邻近的第三行中；第一电源轨和第二电源轨，在电源抽头单元上，沿第一方向延伸并且沿第二方向彼此间隔开；以及电力输送网络，在基底的第二侧上。电源抽头单元包括：第一电源贯穿过孔，穿透基底并且从电力输送网络延伸到第一电源轨；以及第二电源贯穿过孔，穿透基底并且从电力输送网络延伸到第二电源轨。

公开(公告)号：CN112951821A

公开(公告)日：2021-06-11

申请号：CN202011400976.X

申请日：2020-12-02

Applicant: 三星电子株式会社

Inventor： 南善娥 ,  姜秉柱 ,  金柄成 ,  金慧林 ,  朴圣镐 ,  钱钰博

IPC: H01L27/02

Abstract: 一种半导体器件包括第一外部虚设区域和第二外部虚设区域以及位于所述第一外部虚设区域和所述第二外部虚设区域之间的电路区域。所述电路区域包括电路有源区和电路栅极线。每个外部虚设区域包括外部虚设有源区和与所述外部虚设有源区交叠并且与所述电路栅极线间隔开的外部虚设栅极线。所述外部虚设有源区具有在第一水平方向上延伸的线形形状，或包括隔离成彼此不直接接触并且在所述第一水平方向上顺序地延伸的有源部分的形状。所述电路有源区位于所述第一外部虚设有源区和所述第二外部虚设有源区之间，并且包括在所述第一水平方向上顺序地延伸的第一多个电路有源区以及在垂直于所述第一水平方向的第二水平方向上顺序地延伸的第二多个电路有源区。