公开(公告)号：CN118412351A

公开(公告)日：2024-07-30

申请号：CN202311375926.4

申请日：2023-10-23

Applicant: 三星电子株式会社

Inventor： 朴志䛵 ,  黄东勋 ,  黄寅灿 ,  金孝珍 ,  林载炯

IPC: H01L27/088 ,  H01L27/06

Abstract: 一种三维堆叠场效应晶体管可以包括：包括第一后侧电源线和第二后侧电源线的后侧布线层、在后侧布线层上的第一场效应晶体管、在第一场效应晶体管上方的第二场效应晶体管、在第二场效应晶体管上方的前侧布线层、将第一场效应晶体管连接到第二场效应晶体管的第一贯通电极、以及连接前侧电源线和后侧电源线的第二贯通电极。前侧布线层可以在第一方向上延伸，并且可以包括连接到第二后侧电源线的前侧电源线。第一场效应晶体管和第二场效应晶体管可以共享在第二方向上延伸的栅极。第一场效应晶体管和第二场效应晶体管中的每一个可以包括在第一方向上分别位于栅极的两侧的源极和漏极、以及在源极和漏极之间并且被栅极围绕的沟道。

公开(公告)号：CN119545898A

公开(公告)日：2025-02-28

申请号：CN202410532392.X

申请日：2024-04-29

Applicant: 三星电子株式会社

Inventor： 朴志䛵 ,  姜秉柱 ,  林载炯 ,  千宽永 ,  崔秀斌

IPC: H10D84/85 ,  H10D84/03

Abstract: 一种三维半导体器件可以包括：背面金属层；下沟道图案，在背面金属层上；第一下源/漏图案和第二下源/漏图案，在第一方向上彼此间隔开，下沟道图案介于第一下源/漏图案与第二下源/漏图案之间，第一下源/漏图案连接到下沟道图案；上沟道图案，在下沟道图案上；第一上源/漏图案，在第一下源/漏图案上，第一上源/漏图案连接到上沟道图案；第二上源/漏图案，在第二下源/漏图案上；以及宽过孔，将第一上源/漏图案电连接到第二下源/漏图案。宽过孔可以包括具有第一顶表面的第一过孔部分和具有第二顶表面的第二过孔部分，并且这里，第二顶表面可以处于比第一顶表面低的水平处。

公开(公告)号：CN106876365B

公开(公告)日：2021-05-04

申请号：CN201610939502.X

申请日：2016-10-24

Applicant: 三星电子株式会社

Inventor： R.阿兹马特 ,  S.威克 ,  金秀贤 ,  朴哲弘 ,  林载炯

IPC: H01L23/522 ,  H01L23/528

Abstract: 一种逻辑半导体器件，包括：多个有源图案，在水平方向上延伸并且在垂直方向上彼此间隔开；隔离层，限定所述有源图案；在有源图案和隔离层上在垂直方向上延伸的多个栅极图案，所述栅极图案在水平方向上彼此间隔开；多个下配线，在栅极图案上方在水平方向上延伸；多个上配线，在下配线上方在垂直方向上延伸；贯穿接触，连接上配线中的至少一个上配线以及栅极图案中的至少一个栅极图案，贯穿接触从上配线的底表面延伸到相对于有源图案的下配线之一的底表面之下的位置。

公开(公告)号：CN117913075A

公开(公告)日：2024-04-19

申请号：CN202311341903.1

申请日：2023-10-17

Applicant: 三星电子株式会社

Inventor： 朴志授 ,  姜秉柱 ,  李正韩 ,  林载炯

IPC: H01L23/544 ,  H01L27/088 ,  H01L21/82 ,  H01L21/768

Abstract: 在一种制造半导体器件的方法中，穿过包括彼此相反的第一和第二表面的衬底的一部分形成对准标记，所述部分与衬底的第二表面相邻。在衬底的第二表面上形成包括栅极结构和源极/漏极层的晶体管。去除衬底的与衬底的第一表面相邻的部分以暴露对准标记。接触插塞穿过衬底的与衬底的第一表面相邻的部分形成，以电连接到源极/漏极层。电源轨形成在衬底的第一表面上以电连接到接触插塞。

公开(公告)号：CN117637736A

公开(公告)日：2024-03-01

申请号：CN202311097814.7

申请日：2023-08-29

Applicant: 三星电子株式会社

Inventor： 阿兹马特·拉希尔 ,  林载炯 ,  千宽永

IPC: H01L27/02 ,  H01L23/538 ,  H01L23/498 ,  H01L23/50

Abstract: 一种半导体装置，包括：在第三方向上彼此间隔开的第一有源图案和第二有源图案；栅电极，其覆盖第一有源图案和第二有源图案并在第二方向上延伸；第一源极/漏极区，其设置在栅电极的相对侧上并连接到第一有源图案；第二源极/漏极区，其设置在栅电极的相对侧上并连接到第二有源图案；多个第一上金属线，其在第二有源图案上沿第一方向延伸，并在第二方向上彼此间隔开；以及下金属线，其在第一有源图案上沿第一方向延伸，其中，第一方向、第二方向和第三方向彼此相交。

公开(公告)号：CN106876365A

公开(公告)日：2017-06-20

申请号：CN201610939502.X

申请日：2016-10-24

Applicant: 三星电子株式会社

Inventor： R.阿兹马特 ,  S.威克 ,  金秀贤 ,  朴哲弘 ,  林载炯

IPC: H01L23/522 ,  H01L23/528

CPC classification number: H01L23/5286 ,  H01L21/28518 ,  H01L21/823814 ,  H01L21/823821 ,  H01L21/823871 ,  H01L21/823878 ,  H01L27/0207 ,  H01L27/092 ,  H01L27/0924 ,  H01L29/0653 ,  H01L29/0847 ,  H01L29/1608 ,  H01L29/161 ,  H01L29/165 ,  H01L29/66545 ,  H01L29/7848 ,  H01L23/5226 ,  H01L23/528

Abstract: 一种逻辑半导体器件，包括：多个有源图案，在水平方向上延伸并且在垂直方向上彼此间隔开；隔离层，限定所述有源图案；在有源图案和隔离层上在垂直方向上延伸的多个栅极图案，所述栅极图案在水平方向上彼此间隔开；多个下配线，在栅极图案上方在水平方向上延伸；多个上配线，在下配线上方在垂直方向上延伸；贯穿接触，连接上配线中的至少一个上配线以及栅极图案中的至少一个栅极图案，贯穿接触从上配线的底表面延伸到相对于有源图案的下配线之一的底表面之下的位置。