-
公开(公告)号:CN110838484A
公开(公告)日:2020-02-25
申请号:CN201910307666.4
申请日:2019-04-17
Applicant: 三星电子株式会社
IPC: H01L27/02
Abstract: 一种包括标准单元的集成电路包括:多个第一阱,以第一宽度沿第一水平方向延伸并具有第一导电类型;以及多个第二阱,以第二宽度沿第一水平方向延伸并具有第二导电类型,其中所述多个第一阱和所述多个第二阱在与第一水平方向正交的第二水平方向上交替布置,当m和n是大于或等于3的整数时,标准单元具有第二水平方向上的长度,该长度等于第一宽度的一半的m倍与第二宽度的一半的n倍之和。
-
公开(公告)号:CN110838484B
公开(公告)日:2024-05-07
申请号:CN201910307666.4
申请日:2019-04-17
Applicant: 三星电子株式会社
IPC: H01L27/02
Abstract: 一种包括标准单元的集成电路包括:多个第一阱,以第一宽度沿第一水平方向延伸并具有第一导电类型;以及多个第二阱,以第二宽度沿第一水平方向延伸并具有第二导电类型,其中所述多个第一阱和所述多个第二阱在与第一水平方向正交的第二水平方向上交替布置,当m和n是大于或等于3的整数时,标准单元具有第二水平方向上的长度,该长度等于第一宽度的一半的m倍与第二宽度的一半的n倍之和。
-
公开(公告)号:CN106876365A
公开(公告)日:2017-06-20
申请号:CN201610939502.X
申请日:2016-10-24
Applicant: 三星电子株式会社
IPC: H01L23/522 , H01L23/528
CPC classification number: H01L23/5286 , H01L21/28518 , H01L21/823814 , H01L21/823821 , H01L21/823871 , H01L21/823878 , H01L27/0207 , H01L27/092 , H01L27/0924 , H01L29/0653 , H01L29/0847 , H01L29/1608 , H01L29/161 , H01L29/165 , H01L29/66545 , H01L29/7848 , H01L23/5226 , H01L23/528
Abstract: 一种逻辑半导体器件,包括:多个有源图案,在水平方向上延伸并且在垂直方向上彼此间隔开;隔离层,限定所述有源图案;在有源图案和隔离层上在垂直方向上延伸的多个栅极图案,所述栅极图案在水平方向上彼此间隔开;多个下配线,在栅极图案上方在水平方向上延伸;多个上配线,在下配线上方在垂直方向上延伸;贯穿接触,连接上配线中的至少一个上配线以及栅极图案中的至少一个栅极图案,贯穿接触从上配线的底表面延伸到相对于有源图案的下配线之一的底表面之下的位置。
-
公开(公告)号:CN107464802B
公开(公告)日:2022-11-15
申请号:CN201710407566.X
申请日:2017-06-02
Applicant: 三星电子株式会社
Inventor: R.阿兹马特
IPC: H01L23/528
Abstract: 本发明构思涉及集成电路和标准单元库。一种集成电路包括至少一个单元。所述至少一个单元包括:由单元边界限定的单元区;电源线结构,其平行于单元边界并沿单元边界在第一方向上延伸,并且包括沿单元边界在第一方向上延伸的第一电源线、在第一电源线之上在第一方向上彼此间隔开的多个金属岛、以及在所述多个金属岛之上在第一方向上延伸的第二电源线;以及信号线结构,其在与第一电源线和所述多个金属岛相同的水平处设置在单元区中。所述多个金属岛的每个与信号线结构的在和所述多个金属岛相同的水平处的部分之间的分隔距离等于或大于临界分隔距离。
-
公开(公告)号:CN106876365B
公开(公告)日:2021-05-04
申请号:CN201610939502.X
申请日:2016-10-24
Applicant: 三星电子株式会社
IPC: H01L23/522 , H01L23/528
Abstract: 一种逻辑半导体器件,包括:多个有源图案,在水平方向上延伸并且在垂直方向上彼此间隔开;隔离层,限定所述有源图案;在有源图案和隔离层上在垂直方向上延伸的多个栅极图案,所述栅极图案在水平方向上彼此间隔开;多个下配线,在栅极图案上方在水平方向上延伸;多个上配线,在下配线上方在垂直方向上延伸;贯穿接触,连接上配线中的至少一个上配线以及栅极图案中的至少一个栅极图案,贯穿接触从上配线的底表面延伸到相对于有源图案的下配线之一的底表面之下的位置。
-
公开(公告)号:CN112420707A
公开(公告)日:2021-02-26
申请号:CN202010841469.3
申请日:2020-08-20
Applicant: 三星电子株式会社
Abstract: 一种半导体器件,其包括:衬底;在衬底的上部上的第一至第三有源图案,有源图案在第一方向上顺序地布置并且在与第一方向交叉的第二方向上延伸;分别连接到第一至第三有源图案的第一至第三电源轨,其中第二有源图案在第一方向上的宽度是第一有源图案在第一方向上的宽度的至少两倍,并且是第三有源图案在第一方向上的宽度的至少两倍,第一有源图案不与第一电源轨垂直地重叠,第二有源图案与第二电源轨垂直地重叠,并且第三有源图案不与第三电源轨垂直地重叠。
-
公开(公告)号:CN107464802A
公开(公告)日:2017-12-12
申请号:CN201710407566.X
申请日:2017-06-02
Applicant: 三星电子株式会社
Inventor: R.阿兹马特
IPC: H01L23/528
CPC classification number: H01L27/0207 , G06F17/5077 , H01L23/5226 , H01L23/5286 , H01L27/11807 , H01L2027/11881 , H01L23/528 , H01L23/5283
Abstract: 本发明构思涉及集成电路和标准单元库。一种集成电路包括至少一个单元。所述至少一个单元包括:由单元边界限定的单元区;电源线结构,其平行于单元边界并沿单元边界在第一方向上延伸,并且包括沿单元边界在第一方向上延伸的第一电源线、在第一电源线之上在第一方向上彼此间隔开的多个金属岛、以及在所述多个金属岛之上在第一方向上延伸的第二电源线;以及信号线结构,其在与第一电源线和所述多个金属岛相同的水平处设置在单元区中。所述多个金属岛的每个与信号线结构的在和所述多个金属岛相同的水平处的部分之间的分隔距离等于或大于临界分隔距离。
-
-
-
-
-
-