半导体器件
    1.
    发明公开

    公开(公告)号:CN112071837A

    公开(公告)日:2020-12-11

    申请号:CN202010079485.3

    申请日:2020-02-04

    Abstract: 公开了一种半导体器件,所述半导体器件包括:有源区,所述有源区从衬底向上突出;多个沟道图案,所述多个沟道图案在所述有源区上沿第一方向彼此间隔开;以及栅电极,所述栅电极在所述有源区上沿所述第一方向延伸并覆盖所述多个沟道图案。所述多个沟道图案中的每个沟道图案包括在与所述有源区的顶表面垂直的方向上彼此间隔开的多个半导体图案。所述栅电极覆盖所述多个沟道图案之间的所述有源区的所述顶表面。

    半导体器件
    4.
    发明公开
    半导体器件 审中-公开

    公开(公告)号:CN112420707A

    公开(公告)日:2021-02-26

    申请号:CN202010841469.3

    申请日:2020-08-20

    Abstract: 一种半导体器件,其包括:衬底;在衬底的上部上的第一至第三有源图案,有源图案在第一方向上顺序地布置并且在与第一方向交叉的第二方向上延伸;分别连接到第一至第三有源图案的第一至第三电源轨,其中第二有源图案在第一方向上的宽度是第一有源图案在第一方向上的宽度的至少两倍,并且是第三有源图案在第一方向上的宽度的至少两倍,第一有源图案不与第一电源轨垂直地重叠,第二有源图案与第二电源轨垂直地重叠,并且第三有源图案不与第三电源轨垂直地重叠。

    半导体器件
    5.
    发明授权

    公开(公告)号:CN112071837B

    公开(公告)日:2024-04-26

    申请号:CN202010079485.3

    申请日:2020-02-04

    Abstract: 公开了一种半导体器件,所述半导体器件包括:有源区,所述有源区从衬底向上突出;多个沟道图案,所述多个沟道图案在所述有源区上沿第一方向彼此间隔开;以及栅电极,所述栅电极在所述有源区上沿所述第一方向延伸并覆盖所述多个沟道图案。所述多个沟道图案中的每个沟道图案包括在与所述有源区的顶表面垂直的方向上彼此间隔开的多个半导体图案。所述栅电极覆盖所述多个沟道图案之间的所述有源区的所述顶表面。

    半导体器件
    6.
    发明公开
    半导体器件 审中-实审

    公开(公告)号:CN113035859A

    公开(公告)日:2021-06-25

    申请号:CN202010925763.2

    申请日:2020-09-04

    Abstract: 一种半导体器件包括:具有第一有源区域的衬底;沿第一方向延伸并在第二方向上彼此间隔开的第一有源图案和第二有源图案,并且每一个有源图案具有顺序堆叠的源极图案、沟道图案和漏极图案;第一栅电极和第二栅电极,围绕第一有源图案和第二有源图案的沟道图案并沿第一方向延伸;层间介电层,覆盖第一有源图案和第二有源图案以及第一栅电极和第二栅电极;第一有源接触部,穿透层间介电层并与第一有源图案和第二有源图案之间的第一有源区域耦合;以及第一电力轨,在层间介电层上并电连接到第一有源接触部,第一有源图案和第二有源图案中的每一个包括与第一电力轨竖直地重叠的重叠区域。

Patent Agency Ranking