-
公开(公告)号:CN105826386A
公开(公告)日:2016-08-03
申请号:CN201610033164.3
申请日:2016-01-19
Applicant: 万国半导体股份有限公司
IPC: H01L29/78 , H01L29/423 , H01L21/336 , H01L21/768
Abstract: 本发明提出了一种位于半导体衬底中的半导体功率器件,该半导体功率器件包含一个有源晶胞区和一个端接区。该半导体功率器件还包含多个栅极沟槽,形成在有源晶胞区中半导体衬底的顶部,其中每个栅极沟槽都用导电栅极材料部分填充,沟槽的顶部用高密度等离子(HDP)绝缘层填充。该半导体功率器件还包含位于栅极沟槽之间的半导体衬底的台面结构区,其中台面结构区凹陷下去,顶部台面结构表面垂直位于HDP绝缘层的顶面以下,其中覆盖在导电栅极材料上方的HDP绝缘层构成一个凸起边界限定层,包围着栅极沟槽之间有源晶胞区中的凹陷台面结构区。
-
公开(公告)号:CN105702732B
公开(公告)日:2018-07-31
申请号:CN201510821015.9
申请日:2015-11-24
Applicant: 万国半导体股份有限公司
IPC: H01L29/78 , H01L29/423 , H01L21/336 , H01L21/28
CPC classification number: H01L29/4236 , H01L21/28008 , H01L27/088 , H01L29/404 , H01L29/407 , H01L29/42364 , H01L29/42376 , H01L29/4238 , H01L29/66484 , H01L29/66613 , H01L29/66734 , H01L29/78 , H01L29/7811 , H01L29/7813
Abstract: 多个栅极沟槽形成在有源晶胞区中的半导体衬底中。一个或多个其他沟槽形成在不同区域。每个栅极沟槽都具有在底部的第一导电材料,以及在顶部的第二导电材料。在栅极沟槽中,第一绝缘层将第一导电材料与衬底隔开,第二绝缘层将第二导电材料与衬底隔开,第三绝缘层将第一导电材料和第二导电材料隔开。一个或多个其他沟槽都含有一部分第一导电材料,呈半U型,在其他沟槽底部,以及第二导电材料在其他沟槽顶部。在其他沟槽中,第三绝缘层将第一导电材料和第二导电材料隔开。第一绝缘层的厚度大于第三绝缘层的厚度,第三绝缘层的厚度大于第二绝缘层的厚度。
-
公开(公告)号:CN107204283A
公开(公告)日:2017-09-26
申请号:CN201610158205.1
申请日:2016-03-18
Applicant: 万国半导体股份有限公司
IPC: H01L21/20
Abstract: 本发明涉及监控外延层几何形状发生漂移的方法,在半导体层上形成第一、第二和第三沟槽,在半导体层上生长外延层,填充在第一、第二沟槽中但不填充第三沟槽,外延层因填充第一、第二沟槽而在外延层的上表面对应分别形成凹陷的第一、第二开口。经光刻在光刻胶层中形成与第一开口对准的第一窗口、与第二开口对准的第二窗口和与第三沟槽对准的第三窗口。测量第一开口的顶部中心和底部中心之间的第一偏移量,撷取第一开口的顶部相对于底部的偏移程度。测量第二开口的顶部中心或底部中心和第二窗口的中心之间的第二偏移量,测量第三沟槽的中心和第三窗口的中心之间的第三偏移量,由第二、第三偏移量之间的差值撷取第二开口的偏移程度。
-
公开(公告)号:CN107204283B
公开(公告)日:2020-02-21
申请号:CN201610158205.1
申请日:2016-03-18
Applicant: 万国半导体股份有限公司
IPC: H01L21/20
Abstract: 本发明涉及监控外延层几何形状发生漂移的方法,在半导体层上形成第一、第二和第三沟槽,在半导体层上生长外延层,填充在第一、第二沟槽中但不填充第三沟槽,外延层因填充第一、第二沟槽而在外延层的上表面对应分别形成凹陷的第一、第二开口。经光刻在光刻胶层中形成与第一开口对准的第一窗口、与第二开口对准的第二窗口和与第三沟槽对准的第三窗口。测量第一开口的顶部中心和底部中心之间的第一偏移量,撷取第一开口的顶部相对于底部的偏移程度。测量第二开口的顶部中心或底部中心和第二窗口的中心之间的第二偏移量,测量第三沟槽的中心和第三窗口的中心之间的第三偏移量,由第二、第三偏移量之间的差值撷取第二开口的偏移程度。
-
公开(公告)号:CN105405789B
公开(公告)日:2019-02-01
申请号:CN201510501055.5
申请日:2015-08-14
Applicant: 万国半导体股份有限公司
IPC: H01L21/67 , H01L21/312 , B05C11/10
Abstract: 本发明提出了一种用于在涂覆腔中涂覆半导体晶圆的装置,包括一个用于放置半导体晶圆的平台。该装置还包括一个C&R设备,由一个可控制的环构成,环可以移至平台下方及周围,用于接收和收集涂覆半导体晶圆时甩下的涂覆材料。
-
公开(公告)号:CN105702732A
公开(公告)日:2016-06-22
申请号:CN201510821015.9
申请日:2015-11-24
Applicant: 万国半导体股份有限公司
IPC: H01L29/78 , H01L29/423 , H01L21/336 , H01L21/28
CPC classification number: H01L29/4236 , H01L21/28008 , H01L27/088 , H01L29/404 , H01L29/407 , H01L29/42364 , H01L29/42376 , H01L29/4238 , H01L29/66484 , H01L29/66613 , H01L29/66734 , H01L29/78 , H01L29/7811 , H01L29/7813 , H01L29/7827 , H01L29/66666 , H01L29/7831
Abstract: 多个栅极沟槽形成在有源晶胞区中的半导体衬底中。一个或多个其他沟槽形成在不同区域。每个栅极沟槽都具有在底部的第一导电材料,以及在顶部的第二导电材料。在栅极沟槽中,第一绝缘层将第一导电材料与衬底隔开,第二绝缘层将第二导电材料与衬底隔开,第三绝缘层将第一导电材料和第二导电材料隔开。一个或多个其他沟槽都含有一部分第一导电材料,呈半U型,在其他沟槽底部,以及第二导电材料在其他沟槽顶部。在其他沟槽中,第三绝缘层将第一导电材料和第二导电材料隔开。第一绝缘层的厚度大于第三绝缘层的厚度,第三绝缘层的厚度大于第二绝缘层的厚度。
-
公开(公告)号:CN105405789A
公开(公告)日:2016-03-16
申请号:CN201510501055.5
申请日:2015-08-14
Applicant: 万国半导体股份有限公司
IPC: H01L21/67 , H01L21/312 , B05C11/10
Abstract: 本发明提出了一种用于在涂覆腔中涂覆半导体晶圆的装置,包括一个用于放置半导体晶圆的平台。该装置还包括一个C&R设备,由一个可控制的环构成,环可以移至平台下方及周围,用于接收和收集涂覆半导体晶圆时甩下的涂覆材料。
-
-
-
-
-
-