-
-
公开(公告)号：CN116932456A
公开(公告)日：2023-10-24
申请号：CN202310613417.4
申请日：2023-05-29
Applicant: 台湾积体电路制造股份有限公司
IPC: G06F15/78 , G06N3/0464 , G06N3/08 , G06F7/52 , G06F7/501
Abstract: 本发明的实施例提供了一种电路，包括：乘法器电路，接收多个输入和权重数据元素中每个数据元素的有符号尾数，并且通过对部分或全部输入数据元素的有符号尾数和部分或全部权重数据元素的有符号尾数进行乘法和重新格式化操作，生成二补码乘积；求和电路，接收多个输入和权重数据元素的每个数据元素的指数，并且通过将每个输入数据元素的指数与每个权重数据元素的指数相加产生和；移位电路，将每个乘积移位，移位量等于对应和与最大和之间的差值；以及加法器树，由移位后的乘积产生尾数和。本发明的实施例还提供了一种存内计算电路和操作电路的方法。
-
公开(公告)号：CN113742795A
公开(公告)日：2021-12-03
申请号：CN202010459779.9
申请日：2020-05-27
Applicant: 台湾积体电路制造股份有限公司 , 台积电(中国)有限公司
Abstract: 本公开涉及对集成电路中的半导体存储器的安全级别进行认证的方法。一种方法包括：用一个或多个参数指定目标存储器宏；查找所述目标存储器宏中的功能块；以及基于基本单元的集合中的晶体管数量和面积分布来确定所述功能块的故障率。该方法包括：基于所述功能块的故障率，从存储器编译器生成针对所述目标存储器宏的故障模式分析。该方法包括：基于所述目标存储器宏的所述故障模式分析，确定所述目标存储器宏的安全级别。
-
公开(公告)号：CN113536727A
公开(公告)日：2021-10-22
申请号：CN202110720262.5
申请日：2021-06-28
Applicant: 台湾积体电路制造股份有限公司
IPC: G06F30/392 , H01L27/02 , G06F111/04
Abstract: 公开了一种存储器器件，包括：有源区；栅电极，相对于四个对应轨迹线基本对准，使得存储器器件具有四个接触多晶硅间距(4CPP)的宽度，并电耦合至有源区；接触件到晶体管元件结构(MD结构)，电耦合至有源区，并散布在栅电极中的对应栅电极之间；通孔到栅极/MD(VGD)结构，电耦合至栅电极和MD结构；导电部，在第一金属化层(M_1st层)中，并电耦合至VGD结构；掩埋接触件到晶体管元件结构(BVD结构)，电耦合至有源区；以及掩埋导电部，在第一掩埋金属化层(BM_1st层)中，并电耦合至BVD结构，并对应地提供第一参考电压或第二参考电压。本发明的实施例还涉及制造半导体器件的方法。
-
公开(公告)号：CN110729004B
公开(公告)日：2021-09-10
申请号：CN201910635960.8
申请日：2019-07-15
Applicant: 台湾积体电路制造股份有限公司
IPC: G11C7/12 , G11C7/18 , G11C11/419
Abstract: 根据本申请的实施例，一种半导体存储器器件包括：本地写入位(LWB)线；本地写入位_bar(LWB_bar)线；全局写入位(GWB)线；全局写入位_bar(GWBL_bar)线；区段列，每区段包括位单元；位单元的每个包括锁存电路和将对应的LWB和LWB_bar线连接到锁存电路的第一通路栅极和第二通路栅极；以及分布式写入驱动布置。分布式写入驱动布置包括：全局写入驱动器，包括在GWB线和LWB线之间连接的第一反相器、以及在GWB_bar线和LWB_bar线之间连接的第二反相器；以及包括在每个区段的内部处的本地写入驱动器，每个本地写入驱动器包括在GWB线和LWB线之间连接的第三反相器；以及在GWB_bar线和LWB_bar线之间连接的第四反相器。本申请的实施例提供了半导体存储器器件和在分布式基础上在SRAM宏中写入‑驱动列的方法。
-
Patent Agency Ranking
公开(公告)号：CN107017873B
公开(公告)日：2021-09-03
申请号：CN201611187515.2
申请日：2016-12-21
Applicant: 台湾积体电路制造股份有限公司
IPC: H03K19/0175 , G11C11/419
Abstract: 根据本发明的一些实施例，提供了一种电路结构。电路结构包括第一晶体管、第二晶体管、存储节点和字线。两个晶体管中的每一个均包括栅极、源极和漏极。存储节点连接至第一晶体管的栅极。字线连接至第二晶体管的栅极。第一晶体管和所述第二晶体管串联连接。第一和第二阈值电压分别与第一和第二晶体管相关联，并且第一阈值电压低于第二阈值电压。
-
公开(公告)号：CN113314163A
公开(公告)日：2021-08-27
申请号：CN202110215393.8
申请日：2021-02-25
Applicant: 台湾积体电路制造股份有限公司
Abstract: 电荷共享方案用于减轻单元电流的变化，以便为CIM计算获得更高的精度。在一些实施例中，电容器与每个SRAM单元相关联，并且与列中的所有SRAM单元相关联的电容器包括来平均化RBL电流。在一些实施例中，与CIM器件中的RBL相关联的存储器单元包括：存储元件，适于存储权重；第一开关器件，连接至存储元件并适于受输入信号控制，并生成具有指示输入信号与所存储权重的乘积的幅度。存储器单元还包括电容器，电容器适于接收乘积信号并存储与对应于乘积信号的幅度的电荷量。存储器单元还包括第二开关器件，第二开关器件适于将电容器上的电荷转移至RBL。本发明的实施例还涉及存储器器件、计算器件以及计算方法。
-
公开(公告)号：CN113129946A
公开(公告)日：2021-07-16
申请号：CN202011644631.9
申请日：2020-12-30
Applicant: 台湾积体电路制造股份有限公司
Abstract: 本申请的实施例公开了用于存储器器件的标头(header)电路包括多个背面电源轨，这些背面电源轨形成用于标头电路中的多个开关器件不同的电压源。标头电路包括至少一个第一导电类型的区域。在第一区域中的第一部分包括一个背面电源轨(BPR)形成提供第一电压的第一电压源。在相同的第一区域中的第二部分包括另一个BPR形成提供不同于第一电压的第二电压的第二电压源。根据本申请的其他实施例，还提供了存储器器件和电子器件。
-
公开(公告)号：CN108122580B
公开(公告)日：2020-11-20
申请号：CN201711213794.X
申请日：2017-11-28
Applicant: 台湾积体电路制造股份有限公司
IPC: G11C15/04
Abstract: 本发明的实施例公开了一种单元结构及其工作方法。该单元结构包括：第一单元，包括第一组晶体管和第一数据锁存器；第二单元，包括第二组晶体管和第二数据锁存器；读端口单元，包括多个p型晶体管；搜索线和互补搜索线，搜索线和互补搜索线用作单元结构的输入端；以及主线，主线用作单元结构的输出端，第一单元连接至第二单元，第一单元和第二单元两者连接至读端口单元。根据一些实施例，第一数据锁存器包括第一p型晶体管和第二p型晶体管、第一n型晶体管和第二n型晶体管。
-
公开(公告)号：CN111128256A
公开(公告)日：2020-05-08
申请号：CN201911051431.X
申请日：2019-10-31
Applicant: 台湾积体电路制造股份有限公司
Abstract: 存储器单元包括写入端口和读取端口。写入端口包括形成存储器单元的两个交叉耦合的反相器。交叉耦合的反相器连接在第一电源信号线和第二电源信号线之间。写入端口还包括互连层中的第一局部互连线，该第一局部互连线连接至第二电源信号线。读取端口包括连接至写入端口中的存储器单元和第二电源信号线的晶体管，以及连接至第二电源信号线的互连层中的第二局部互连线。读取端口中的第二局部互连线与写入端口中的第一局部互连线分隔开。本发明的实施例还涉及存储器器件以及计算设备。
-
-
-
-
-
-
-
-
-
Search Results
101
records
(took 0.047 seconds)
