公开(公告)号：CN115458593A

公开(公告)日：2022-12-09

申请号：CN202211318477.5

申请日：2022-10-26

Applicant: 重庆邮电大学

Inventor： 陈伟中 ,  魏子凯 ,  林徐葳

IPC: H01L29/739 ,  H01L29/06 ,  H01L29/78

Abstract: 本发明涉及一种集成自偏置PMOS的低功耗LIGBT器件，属于半导体技术领域。该器件包括衬底、埋氧层、漂移区、P型埋层、普通MOS区、自偏置PMOS区以及阳极区。衬底、埋氧层、漂移区自下而上依次设置，P型埋层设置在漂移区内，被漂移区完全包裹。普通MOS区与自偏置PMOS区相邻，阳极区位于器件的右上侧。本发明通过集成自偏置PMOS区域能够在阳极电压增加时，降低器件的饱和电流；在器件关断时降低器件的关断损耗；在短路工作时提高器件的短路工作特性。

公开(公告)号：CN114899219A

公开(公告)日：2022-08-12

申请号：CN202210506265.3

申请日：2022-05-10

Applicant: 重庆邮电大学

Inventor： 陈伟中 ,  周铸 ,  许峰

IPC: H01L29/06 ,  H01L29/78

Abstract: 本发明涉及一种具有屏蔽效应的超结P柱和N‑沟道的4H‑SiC基VDMOS器件，属于半导体技术领域。该器件包括P+多晶硅漏极、N+衬底区、P柱屏蔽区、N柱区、P‑电场终止区、二氧化硅隔离层、P+多晶硅栅电极、P+多晶硅源电极Ⅰ、P+多晶硅源电极Ⅱ、N‑沟道区和N+源区；其中P+多晶硅漏电极、N+衬底区、N柱区、P+多晶硅源电极Ⅱ、N‑沟道区和N+源区组成器件的导电区；N柱区和P‑电场终止区组成器件的漂移区；P柱屏蔽区和N柱区组成器件的横向超结。本发明在传统4H‑SiC基VDMOS器件基础上，在垂直漂移区引入超结结构、整体非对称结构以及N‑沟道区，提高了器件的击穿电压，大幅降低了米勒电容和反馈电容，提升了器件的动态性能，降低了沟道电阻和比导通电阻。

公开(公告)号：CN113270492A

公开(公告)日：2021-08-17

申请号：CN202110522444.1

申请日：2021-05-13

Applicant: 重庆邮电大学

Inventor： 黄义 ,  王礼祥 ,  秦海峰 ,  许峰 ,  陈伟中 ,  周科宏

IPC: H01L29/739 ,  H01L29/06 ,  H01L29/423

Abstract: 本发明涉及一种沟槽型GaN绝缘栅双极型晶体管，属于半导体功率器件技术领域。该晶体管结构特点：发射极金属接触区、N+集电极、绝缘介质层、栅极金属接触区、P+集电极、P‑沟道区、N‑漂移区、P+衬底和集电极金属接触区。本发明的沟槽型GaN IGBT在保证正向导通特性不变的前提下，充分发挥宽禁带半导体GaN材料在耐压方面的优势。器件的击穿电压达到850V，相比于同尺寸MOS管，提高了13.33％，器件的关断速度可达23ns。

公开(公告)号：CN110610986A

公开(公告)日：2019-12-24

申请号：CN201910954779.3

申请日：2019-10-09

Applicant: 重庆邮电大学

Inventor： 陈伟中 ,  黄垚 ,  李顺 ,  黄元熙 ,  黄义 ,  贺利军 ,  张红升 ,  周通

IPC: H01L29/06 ,  H01L29/739

Abstract: 本发明涉及一种利用结终端集成横向续流二极管的RC-IGBT器件，属于半导体技术领域。该器件包括栅极接触区1、发射极接触区2、金属场板3、N型集电极接触区4、P型集电极接触区4’、发射极5、元胞区P型阱6、过渡区P型阱7、第一场限环8、第二场限环9、第三场限环10、N型集电极11、N型缓冲层12、P型集电极13、N型漂移区14、栅氧化层15、场氧化层16。本发明在保证较低关断损耗、反向导通性能及较高的阻断电压的前提下，能够消除在传统器件导通时存在的负阻效应，提高器件的工作稳定性和电流导通能力，同时还能降低制造成本。

公开(公告)号：CN107919391A

公开(公告)日：2018-04-17

申请号：CN201711136907.0

申请日：2017-11-16

Applicant: 重庆邮电大学

Inventor： 陈伟中 ,  贺利军 ,  黄义

IPC: H01L29/739 ,  H01L29/08 ,  H01L29/06

Abstract: 本发明涉及一种具有槽型氧化层和垂直缓冲层的RC-LIGBT，属于半导体功率器件领域。该晶体管包括从左至右设置的发射极、栅极、N-漂移区、槽型SiO2埋层、集电极。集电极包括左右设置的垂直缓冲层N-buffer和具有空穴发射能力的垂直P集电极P-Collector。在击穿时N-漂移区中的槽型SiO2埋层将晶体管的表面电场引向体内，使得体内电场大大增强，从而提高了晶体管的击穿电压。本发明的击穿电压能达到342.4V，在正向导通IGBT模式下消除了snapback现象，提高了RC-LIGBT的性能。

公开(公告)号：CN116344605B

公开(公告)日：2025-04-18

申请号：CN202310562730.X

申请日：2023-05-18

Applicant: 重庆邮电大学

Inventor： 陈伟中 ,  魏子凯 ,  李程 ,  沈文良 ,  张红升

IPC: H10D12/00 ,  H10D62/10

Abstract: 本发明涉及一种集成自偏置PMOS的抗短路SJ‑LIGBT器件，属于半导体技术领域。该器件集成的自偏置PMOS由P‑body区、N‑CS区、P‑shield区以及PMOS栅氧化层组成，其中P‑shield区作为源极，P‑body区作为漏极，N‑CS区作为衬底。其中自偏置PMOS的栅极和漏极通过金属电极短接在一起从而实现了自偏置功能，栅氧化层与普通NMOS的栅氧化层处于同一平面无需额外制造工艺，便于集成。本发明关断损耗相比传统SJ‑LIGBT器件降低了24％，大幅改善了器件的关断损耗与通态压降之间的折中关系；同时本发明的抗短路性能优异，在外加短路电压为150V时，器件短路工作时间为14.8μs。

公开(公告)号：CN119451182A

公开(公告)日：2025-02-14

申请号：CN202411607957.2

申请日：2024-11-12

Applicant: 重庆邮电大学

Inventor： 陈伟中 ,  肖宇凡 ,  周扬淇 ,  吴傲 ,  曾祥伟

IPC: H10D30/66

Abstract: 本发明涉及一种具有低电阻与密勒电容的新型非对称沟槽SiC MOSFET器件，属于半导体器件技术领域。该器件包括：衬底；形成于衬底一表面的漂移区；形成于漂移区表面的N‑CSL；形成于N‑CSL表面一侧的低势垒二极管；形成于N‑CSL表面另一侧的第二P‑well；形成于低势垒二极管表面且位于低势垒二极管两侧的沟槽栅和辅助沟槽栅；形成于N‑CSL表面且位于第二P‑well和沟槽栅之间的P‑base；形成于P‑base表面且位于第二P‑well和沟槽栅之间的源极N+区；形成于器件顶部的源极电极；形成于衬底另一表面的漏极电极。本发明可降低器件的比导通电阻，降低器件的密勒电容和栅极电荷，提高器件开关速度。

公开(公告)号：CN119300405A

公开(公告)日：2025-01-10

申请号：CN202411415649.X

申请日：2024-10-11

Applicant: 重庆邮电大学

Inventor： 陈伟中 ,  邓志杰 ,  陈泽生 ,  肖宇凡 ,  周扬淇

IPC: H10D30/60 ,  H10D62/10 ,  H10D64/23 ,  H10D64/27

Abstract: 本发明涉及一种具有快恢复和低功耗特性的SiC MOSFET器件，属于半导体技术领域。该器件包括：漏极金属接触；形成于漏极金属接触表面的衬底；形成于衬底表面的漂移区；形成于漂移区表面的N_CSL；形成于N_CSL表面的第一P_base；形成于第一P_base表面的第一源区；形成于漂移区表面的第二P_well；形成于第二P_well表面的第二P+区；形成于漂移区表面的第一P‑well；形成于第一P_well表面的第一P+区；形成于第二P‑well表面的MOS沟道二极管；形成于MOS沟道二极管和N_CSL表面的L型分裂栅；以及形成于器件顶部的源极金属接触。

公开(公告)号：CN118782650A

公开(公告)日：2024-10-15

申请号：CN202410836241.3

申请日：2024-06-26

Applicant: 重庆邮电大学

Inventor： 陈伟中 ,  秦嘉玲 ,  严仪欣

IPC: H01L29/78 ,  H01L29/423 ,  H01L29/10

Abstract: 本发明涉及一种具有三沟道双复合槽栅的VDMOS器件，属于半导体器件技术领域。该器件包括漏极N+区、漂移区、P‑well区、源极P+区、源极N+区、沟槽栅氧化层、沟槽复合栅以及在源极、栅极和漏极处形成的金属电极。本发明公开了一种具有三沟道双复合槽栅的VDMOS器件，通过在VDMOS器件沟槽栅极部分引入源极N+区形成三条电子电流沟道；通过在VDMOS器件栅极部分引入主栅和分裂栅形成复合栅，其中分裂栅的引入形成了沟道MOS二极管。复合栅减小了栅极与漏极的耦合面积，降低了器件的反馈电容；在反向恢复时，沟道MOS二极管的提前开启抑制了寄生PN结二极管的开启，大幅降低了寄生PN结二极管空穴的注入效率。

公开(公告)号：CN118763111A

公开(公告)日：2024-10-11

申请号：CN202410827457.3

申请日：2024-06-25

Applicant: 重庆邮电大学

Inventor： 陈伟中 ,  严仪欣 ,  秦嘉玲 ,  曾祥伟 ,  吴傲

IPC: H01L29/78 ,  H01L29/10 ,  H01L29/06 ,  H01L21/336

Abstract: 本发明涉及一种具有S型折叠沟道的Triple RESURF LDMOS器件，属于半导体器件技术领域。该器件包括衬底、漂移区、P‑well、折叠P‑well、P埋层、折叠漂移区、折叠1沟道、折叠2沟道、折叠3沟道、折叠4沟道、折叠5沟道、漏极N+区、源极P+区、折叠源极N+区、平面栅极、表面栅氧化层以及在源极、栅极和漏极处形成的金属电极。本发明所述的S型折叠沟道使得器件在正向导通时，导电沟道反型层呈现S型折叠状，扩大了沟道的宽度，提升了电子注入的能力，同时，Triple RESURF技术中的P埋层能够优化移区电场分布，提高漂移区掺杂浓度，进一步降低了该器件的比导通电阻。