-
公开(公告)号：CN113629056B
公开(公告)日：2025-02-11
申请号：CN202110483620.5
申请日：2021-04-30
Applicant: 美光科技公司
IPC: H10D84/83 , H10B12/00 , H01L21/768
Abstract: 本申请涉及包含晶体管的设备和相关方法、存储器装置和电子系统。该设备包括第一导电结构和与第一导电结构电连通的至少一个晶体管。该至少一个晶体管包括耦合到第一导电结构的下导电触点和在下导电触点上的分裂体沟道。分裂体沟道包括第一半导体柱和与第一半导体柱水平相邻的第二半导体柱。该至少一个晶体管还包括水平插入在分裂体沟道的第一半导体柱和第二半导体柱之间的栅极结构，以及垂直覆盖栅极结构并耦合到分裂体沟道的上导电触点。栅极结构的部分围绕第一半导体柱和第二半导体柱的每一个的三个侧面。
-
公开(公告)号：CN113809082B
公开(公告)日：2025-02-07
申请号：CN202110533493.5
申请日：2021-05-17
Applicant: 美光科技公司
Inventor： D·C·潘迪 , V·N·K·内拉帕拉 , 刘海涛
IPC: H10B12/00
Abstract: 本申请涉及包含传递字线结构的微电子装置并且涉及相关电子系统和方法。微电子装置包括：半导体材料的第一柱；所述半导体材料的第二柱，所述半导体材料的第二柱与所述半导体材料的所述第一柱相邻；有源字线，所述有源字线在所述第一柱与所述第二柱之间延伸；以及传递字线，所述传递字线在所述第二柱的与所述有源字线相对的一侧上延伸，所述传递字线延伸到所述半导体材料内的隔离区域中，所述隔离区域包括下部分和上部分，所述上部分具有基本上圆形的横截面形状和比所述下部分大的横向尺寸。还描述了相关微电子装置、电子系统和方法。
-
公开(公告)号：CN113383417B
公开(公告)日：2025-01-10
申请号：CN201980091157.0
申请日：2019-12-23
Applicant: 美光科技公司
Inventor： 卡迈勒·M·考尔道 , K·萨尔帕特瓦里 , D·V·N·拉马斯瓦米 , 刘海涛
IPC: H10B12/00
Abstract: 一些实施例包含设备和形成所述设备的方法。所述设备中的一个包含位于衬底上方的存储器单元以及第一数据线、第二数据线和第三数据线。所述存储器单元包含第一晶体管和第二晶体管。所述第一晶体管包含位于所述设备的第一层级上的电荷存储结构，以及与所述电荷存储结构电分离的第一沟道区。所述第二晶体管包含位于所述设备的第二层级上且电耦合到所述电荷存储结构的第二沟道区。所述第一数据线和所述第二数据线位于所述设备的第三层级上且电耦合到所述第一沟道区。所述第一层级在所述衬底与所述第三层级之间。所述第三数据线电耦合到所述第二沟道区且与所述第一沟道区电分离。
-
公开(公告)号：CN112420839B
公开(公告)日：2025-01-10
申请号：CN202010836620.4
申请日：2020-08-19
Applicant: 美光科技公司
Abstract: 本申请涉及包含二维材料的晶体管，并且涉及相关的微电子装置、存储器装置和电子系统。晶体管包括2D材料结构和栅极结构。所述2D材料结构在第一水平方向上平行延伸的介电鳍结构的表面上并且在其之间共形地延伸，并且包括源极区、漏极区和在所述第一水平方向上定位在所述源极区和所述漏极区之间的沟道区。所述栅极结构覆盖所述2D材料结构的所述沟道区，并且在与所述第一水平方向正交的第二水平方向上延伸。所述栅极结构在所述第一水平方向上在所述2D材料结构的所述沟道区的水平边界内。
-
公开(公告)号：CN113544814B
公开(公告)日：2024-12-20
申请号：CN202080019268.3
申请日：2020-02-11
Applicant: 美光科技公司
Abstract: 一些实施例包含一种集成组合件，其具有在第二半导体材料的两个区之间的第一半导体材料。所述第二半导体材料是不同于所述第一半导体材料的成分。氢在所述第一及第二半导体材料内扩散。所述第二半导体材料的导电性响应于扩散在其中的所述氢而增加，以借此创建具有所述第二半导体材料作为源极/漏极区并且具有所述第一半导体材料作为在所述源极/漏极区之间的沟道区的结构。晶体管栅极邻近所述沟道区并且经配置以在所述沟道区内感应电场。一些实施例包含形成集成组合件的方法。
-
Patent Agency Ranking
公开(公告)号：CN118660455A
公开(公告)日：2024-09-17
申请号：CN202410530634.1
申请日：2019-12-20
Applicant: 美光科技公司
Inventor： K·M·考尔道 , 刘海涛 , K·萨尔帕特瓦里 , D·V·N·拉马斯瓦米
IPC: H10B12/00
Abstract: 本申请涉及单一字线增益单元。一些实施例包含设备和形成所述设备的方法。所述设备中的一个包含多个二晶体管(2T)存储器单元。所述多个2T存储器单元中的每一个包含：p沟道场效应晶体管(PFET)，其包含电荷存储节点和读取沟道部分；n沟道场效应晶体管(NFET)，其包含写入沟道部分，所述写入沟道部分直接耦合到所述PFET的所述电荷存储节点；单一位线对，其耦合到所述PFET的所述读取沟道部分；和单一存取线，其与所述读取沟道部分和所述写入沟道部分中的每一个的至少一部分重叠。
-
公开(公告)号：CN118160424A
公开(公告)日：2024-06-07
申请号：CN202280072911.8
申请日：2022-10-25
Applicant: 美光科技公司
IPC: H10B12/00 , H01L29/788
Abstract: 一些实施例包含设备及形成所述设备的方法。所述设备中的一者包含：第一晶体管，其包含第一沟道区及与所述第一沟道区分离的电荷存储结构；第二晶体管，其包含形成在所述电荷存储结构上方的第二沟道区；及数据线，其形成在所述第一沟道区及所述第二沟道区上方并接触所述第一沟道区及所述第二沟道区，所述数据线包含邻近所述第一沟道区且通过介电材料与所述第一沟道区分离的部分。
-
公开(公告)号：CN112216698B
公开(公告)日：2024-05-24
申请号：CN202010483879.5
申请日：2020-06-01
Applicant: 美光科技公司
IPC: H10B12/00
Abstract: 本申请案涉及半导体装置中的沟道导电。一种实例设备包含第一源极/漏极区域及第二源极/漏极区域，所述第一源极/漏极区域及所述第二源极/漏极区域形成于衬底中以形成所述设备的作用区。所述第一源极/漏极区域与所述第二源极/漏极区域由沟道分离。所述设备包含与所述沟道相对的栅极。感测线耦合到所述第一源极/漏极区域且存储节点耦合到所述第二源极/漏极区域。隔离沟槽邻近于所述作用区。所述沟槽包含具有导电偏置的介电材料，所述导电偏置与所述作用区中的所述沟道的所述导电偏置相反。
-
公开(公告)号：CN117637848A
公开(公告)日：2024-03-01
申请号：CN202311599631.5
申请日：2019-10-08
Applicant: 美光科技公司
Inventor： K·M·考尔道 , D·V·N·拉马斯瓦米 , 刘海涛
Abstract: 本申请案涉及包含垂直晶体管的装置及相关方法。一种装置包括第一导电线及在所述第一导电线上方的垂直晶体管。所述垂直晶体管包括：栅极电极；栅极电介质材料，其上覆于所述栅极电极的侧；及沟道区域，其在所述栅极电介质材料的侧上，所述栅极电介质材料定位于所述沟道区域与所述栅极电极之间。所述装置进一步包括上覆于所述至少一个垂直晶体管的导电触点的第二导电线。还揭示相关装置及形成所述装置的方法。
-
公开(公告)号：CN117177571A
公开(公告)日：2023-12-05
申请号：CN202311027174.2
申请日：2017-06-15
Applicant: 美光科技公司
Abstract: 本公开涉及包含多个选择门及不同偏压条件的存储器装置。一些实施例包含使用串联耦合于导电线与存储器装置的第一存储器单元串之间的第一及第二选择门以及串联耦合于所述导电线与所述存储器装置的第二存储器单元串之间的第三及第四选择门的设备及方法。所述存储器装置可包括第一选择线、第二选择线、第三选择线及第四选择线以在所述存储器装置的操作期间分别将第一电压、第二电压、第三电压及第四电压分别提供到所述第一选择门、所述第二选择门、所述第三选择门及所述第四选择门。所述第一电压及所述第二电压可具有相同值。所述第三电压及所述第四电压可具有不同值。
-
-
-
-
-
-
-
-
-
Search Results
132
records
(took 0.051 seconds)
