-
公开(公告)号：CN112397512B
公开(公告)日：2025-03-11
申请号：CN202010625641.1
申请日：2020-07-02
Applicant: 美光科技公司
Abstract: 本专利申请涉及形成微电子装置的方法，并且涉及相关微电子装置、存储器装置和电子系统。一种形成微电子装置的方法包括在晶体管之上形成具有矩形环水平横截面形状的间隔物结构，所述间隔物结构的一部分与所述晶体管的漏极区水平重叠。在所述间隔物结构和所述晶体管之上形成掩蔽结构，所述掩蔽结构表现出其中的开口，所述开口与所述晶体管的所述漏极区和所述间隔物结构的所述部分水平重叠。使用所述掩蔽结构和所述间隔物结构的所述部分作为蚀刻掩模来去除隔离结构的覆盖所述晶体管的所述漏极区的一部分，以形成沟槽，所述沟槽竖直延伸穿过所述隔离结构到达所述晶体管的所述漏极区。在所述隔离结构中的所述沟槽内形成漏极接触结构。
-
公开(公告)号：CN112216698B
公开(公告)日：2024-05-24
申请号：CN202010483879.5
申请日：2020-06-01
Applicant: 美光科技公司
IPC: H10B12/00
Abstract: 本申请案涉及半导体装置中的沟道导电。一种实例设备包含第一源极/漏极区域及第二源极/漏极区域，所述第一源极/漏极区域及所述第二源极/漏极区域形成于衬底中以形成所述设备的作用区。所述第一源极/漏极区域与所述第二源极/漏极区域由沟道分离。所述设备包含与所述沟道相对的栅极。感测线耦合到所述第一源极/漏极区域且存储节点耦合到所述第二源极/漏极区域。隔离沟槽邻近于所述作用区。所述沟槽包含具有导电偏置的介电材料，所述导电偏置与所述作用区中的所述沟道的所述导电偏置相反。
-
公开(公告)号：CN111727476B
公开(公告)日：2024-04-09
申请号：CN201880089643.4
申请日：2018-09-04
Applicant: 美光科技公司
Abstract: 一些实施例包含一种设备，其具有水平延伸且与感测放大器耦合的第一及第二比较位线。第一存储器单元结构与所述第一比较位线耦合。所述第一存储器单元结构中的每一者具有与第一电容器相关联的第一晶体管。第二存储器单元结构与所述第二比较位线耦合。所述第二存储器单元结构中的每一者具有与第二电容器相关联的第二晶体管。所述第一电容器中的每一者具有容器形第一节点且从相关联第一姐妹电容器垂直偏移，所述相关联第一姐妹电容器是其相关联第一电容器沿着水平平面的镜像。所述第二电容器中的每一者具有容器形第一节点且从相关联第二姐妹电容器垂直偏移，所述相关联第二姐妹电容器是其相关联第二电容器沿着所述水平平面的镜像。
-
公开(公告)号：CN117615573A
公开(公告)日：2024-02-27
申请号：CN202311042283.1
申请日：2023-08-18
Applicant: 美光科技公司
IPC: H10B12/00
Abstract: 本公开涉及一种包含存储器阵列区和外围电路系统区中的结构的存储器装置。一些实施例包含设备和形成所述设备的方法。所述设备中的一者包含：数据线；位于第一区中的第一结构，所述第一结构彼此电分离且包含耦合到所述数据线的第一导电触点；位于所述第一区中且耦合到所述设备的存储器元件的第二导电触点；位于第二区中的第二结构，所述第二结构彼此电分离且包含所述第二区中的晶体管的相应栅极；形成于所述第二区中且包含第一部分和第二部分的第一电介质材料，所述第一部分形成于所述第二结构当中的结构的第一侧，所述第二部分形成于所述结构的第二侧；以及形成于所述第一结构和所述第二结构上方的第二电介质材料。所述第二电介质材料的一部分接触所述第一电介质材料的所述第一部分。
-
公开(公告)号：CN116250382A
公开(公告)日：2023-06-09
申请号：CN202180073064.2
申请日：2021-10-25
Applicant: 美光科技公司
IPC: H10B12/00
Abstract: 提供用于竖直堆叠存储器单元阵列的系统、方法及设备，所述竖直堆叠存储器单元阵列具有：水平定向存取装置及存取线及竖直定向数字线，其具有通过沟道区分离的第一源极/漏极区及第二源极漏极区，及与所述沟道区相对的栅极，所述栅极完全围绕所述沟道区的每一表面形成为栅极全包围(GAA)结构；水平定向存取线，其耦合到所述栅极并且通过栅极电介质与沟道区分离。所述存储器单元具有耦合到所述第二源极/漏极区的水平定向存储节点及耦合到所述第一源极/漏极区的竖直定向数字线。竖直主体触点形成为与所述水平定向存取装置中的一或多个的主体区直接电接触，并且通过电介质与所述第一源极/漏极区及所述竖直定向数字线分离。
-
Patent Agency Ranking
公开(公告)号：CN115241134A
公开(公告)日：2022-10-25
申请号：CN202210424969.6
申请日：2022-04-21
Applicant: 美光科技公司
IPC: H01L21/8242 , H01L27/108
Abstract: 提供用于竖直三维3D存储器的自对准回蚀的系统、方法和设备。一种实例方法包含：沉积第一介电材料、半导体材料和第二介电材料的层以形成竖直堆叠；形成第一竖直开口以在所述竖直堆叠中形成具有第一竖直侧壁的细长竖直柱列；以及穿过所述竖直堆叠形成第二竖直开口以暴露第二竖直侧壁。此外，所述实例方法包含：移除所述半导体材料的部分以形成第一水平开口，以及在所述第一水平开口中沉积填充材料。所述方法可进一步包含：形成第三竖直开口以暴露所述竖直堆叠中的第三竖直侧壁，以及选择性地移除所述填充材料以形成其中要形成水平定向的存储节点的多个第二水平开口。
-
公开(公告)号：CN114068426A
公开(公告)日：2022-02-18
申请号：CN202110734420.2
申请日：2021-06-30
Applicant: 美光科技公司
IPC: H01L21/8242 , H01L27/108
Abstract: 本公开涉及用于半导体装置的沟道和体区域形成。提供了用于在重复迭代中竖直地形成第一介电材料、半导体材料和第二介电材料的层以形成竖直堆叠以及使用蚀刻工艺形成竖直开口以暴露所述竖直堆叠中的竖直侧壁的系统、方法和设备。将对于所述半导体材料具有选择性的晶种材料沉积在所述竖直堆叠和所述竖直堆叠中的所述竖直侧壁之上，并且加工所述晶种材料，使得所述晶种材料在所述半导体材料内前进，使得所述晶种材料转变所述半导体材料的一部分的晶体结构。
-
公开(公告)号：CN117594635A
公开(公告)日：2024-02-23
申请号：CN202311004188.2
申请日：2023-08-10
Applicant: 美光科技公司
IPC: H01L29/10 , H01L29/78 , H01L21/336 , H10B12/00
Abstract: 本公开涉及一种用于凹陷沟道鳍片集成的方法和装置。多种应用可包含具有凹陷沟道FinFET的设备。所述凹陷沟道FinFET可包含源极区与漏极区之间的一或多个鳍片结构，其中所述一或多个鳍片结构从所述源极区的顶部层级且从所述漏极区的顶部层级凹陷。所述凹陷沟道FinFET可包含从源极区和漏极区的所述顶部层级凹陷的栅极，其中所述栅极可通过栅极电介质与所述鳍片结构的尖端区分离，所述栅极电介质限定所述源极区与所述漏极区之间的沟道。凹陷沟道FinFET可在存储器装置的外围到阵列中构造，并且可在与形成到所述阵列的存取线合并的过程中制造。
-
公开(公告)号：CN117177562A
公开(公告)日：2023-12-05
申请号：CN202310639726.9
申请日：2023-05-31
Applicant: 美光科技公司
Inventor： 李时雨
IPC: H10B12/00
Abstract: 本申请大体上涉及微电子装置、相关电子系统及形成微电子装置的方法。一种微电子装置包括存储器单元垂直堆叠，所述存储器单元垂直堆叠中的每一者包括存取装置垂直堆叠、与所述存取装置垂直堆叠水平相邻的电容器垂直堆叠及与所述存取装置垂直堆叠电连通的导电支柱结构。所述微电子装置进一步包括：晶体管结构，其垂直上覆于所述存储器单元垂直堆叠之上且包括半导电材料；及保护衬层材料，其水平介入于所述半导电材料与所述存储器单元垂直堆叠中的每一者的所述导电支柱结构之间。
-
公开(公告)号：CN114334836A
公开(公告)日：2022-04-12
申请号：CN202111112907.3
申请日：2021-09-23
Applicant: 美光科技公司
IPC: H01L21/8242 , H01L27/108 , H01L27/06
Abstract: 本申请案涉及用于垂直三维(3D)存储器的单晶水平存取装置。一种垂直堆叠的存储器单元阵列具有水平定向的存取装置，所述水平定向的存取装置具有通过沟道区分离的第一源极/漏极区及第二源极/漏极区及与所述沟道区对置的栅极，所述垂直定向的存取线耦合到所述栅极且通过栅极电介质与沟道区分离。所述存储器单元具有外延生长单晶硅以填充第一水平开口且收容与导电材料电接触的第一源极/漏极且形成整体水平定向的导电数字线的部分。所述存储器单元还具有耦合到所述第二源极/漏极区的水平定向的存储节点及耦合到所述第一源极/漏极区的水平定向的数字线。垂直主体接点经形成为与所述水平定向的存取装置中的一或多者的主体区直接电接触且通过电介质与所述第一源极/漏极区及所述水平定向的数字线分离。
-
-
-
-
-
-
-
-
-
Search Results
44
records
(took 0.026 seconds)
