公开(公告)号：CN100378965C

公开(公告)日：2008-04-02

申请号：CN200610065826.1

申请日：2006-03-23

Applicant: 台湾积体电路制造股份有限公司

Inventor： 陈豪育 ,  杨富量

IPC: H01L21/84 ,  H01L27/12

CPC classification number: H01L29/66772 ,  H01L21/823807 ,  H01L21/823878 ,  H01L21/84 ,  H01L27/1203 ,  H01L29/78 ,  H01L29/7846 ,  H01L29/78603 ,  H01L29/78654

Abstract: 本发明是有关于一种形成差别应变主动区的方法及其应变主动区，其包括提供具有绝缘层上覆半导体结构的半导体基材；在半导体基材的绝缘层中形成掺杂区，此掺杂区是位于后续形成的NMOS主动区下方；图案化半导体基材的上半导体区，以形成NMOS主动区及PMOS主动区；实施热氧化制程以在NMOS主动区及PMOS主动区产生不同的体积膨胀；形成凹陷区，此凹陷区包括邻接于PMOS主动区两端的绝缘层；以及移除覆盖于上半导体区上的层以形成差别应变主动区，其包括N主动区及PMOS主动区。

公开(公告)号：CN100369208C

公开(公告)日：2008-02-13

申请号：CN200510064432.X

申请日：2005-04-15

Applicant: 台湾积体电路制造股份有限公司

Inventor： 杨育佳 ,  陈豪育 ,  杨富量 ,  胡正明

IPC: H01L21/28 ,  H01L21/336 ,  H01L21/8234 ,  H01L21/84

CPC classification number: H01L29/785 ,  H01L29/66795

Abstract: 本发明涉及一种在半导体装置的多栅极晶体管上形成栅极电极的方法。该方法首先提供基底，其包含设于绝缘层上的半导体鳍片，及该半导体鳍片上形成的栅极介电质。并于该栅极介电质及该半导体鳍片上形成栅极材质，其形成的上表面不平坦。再将掺杂物注入该栅极材质中，并执行退火制程以活化该栅极材质的掺杂物。继之，执行平坦化制程使得该上表面平坦化。

公开(公告)号：CN1331239C

公开(公告)日：2007-08-08

申请号：CN200410039243.2

申请日：2004-02-09

Applicant: 台湾积体电路制造股份有限公司

Inventor： 杨育佳 ,  杨富量 ,  胡正明

IPC: H01L29/739 ,  H01L29/861 ,  H01L27/08 ,  H01L23/60

CPC classification number: H01L29/4983 ,  H01L21/84 ,  H01L27/0629 ,  H01L27/0814 ,  H01L27/1203 ,  H01L29/7392

Abstract: 本发明是关于在先进的互补型金属氧化物半导体(ComplementaryMetal-Oxide-Semiconductor；CMOS)科技中，做静电放电保护的半导体二极管组件。本发明的减少漏损的半导体二极管，其中，二极管100形成于一绝缘层上有硅(Silicon-On-Insulator；SOI)的基材上，其包含一置于绝缘层142上的硅层。主动区形成于此硅层中，并包含以主体区110分隔的一p+型掺杂区108与一n+型掺杂区106。一高介电常数的栅极介电层114置于主体区110上，且一栅极112置于此栅极的介电层114上。举例来说，此二极管可用来做ESD保护。

公开(公告)号：CN1996560A

公开(公告)日：2007-07-11

申请号：CN200710000331.5

申请日：2007-01-08

Applicant: 台湾积体电路制造股份有限公司

Inventor： 李自强 ,  杨富量 ,  黄俊仁 ,  李宗霖

IPC: H01L21/336 ,  H01L21/28 ,  H01L21/8247 ,  H01L29/792 ,  H01L29/423 ,  H01L27/115

CPC classification number: H01L21/28282 ,  H01L29/4234 ,  H01L29/66833 ,  H01L29/7923 ,  Y10S438/954

Abstract: 本发明提供一种半导体晶片、半导体装置与非易失性存储装置的制造方法。半导体装置的制造方法包括：形成一栅堆叠物于一基底上，栅堆叠物具有一侧壁；形成一ONO堆叠物于栅堆叠物上与侧壁旁；蚀刻ONO堆叠物以形成一ONO储存结构，ONO储存结构具有大体L型的剖面；形成一逻辑氧化间隔物于栅堆叠物与ONO储存结构上，使ONO储存结构中的一氮化物部分为ONO储存结构内的一氧化物与逻辑氧化间隔物的氧化物所围绕；形成一氮化物间隔物材料于栅堆叠物、ONO储存结构与逻辑氧化间隔物上；蚀刻氮化物间隔材料，以形成邻近栅堆叠物与位于至少部分的ONO储存结构与逻辑氧化间隔物上的一氮化物间隔物；于基底内形成邻近氮化物间隔物的一源极/漏极。

公开(公告)号：CN1312758C

公开(公告)日：2007-04-25

申请号：CN02131611.2

申请日：2002-09-11

Applicant: 台湾积体电路制造股份有限公司

Inventor： 杨育佳 ,  林俊杰 ,  杨富量 ,  梁孟松 ,  胡正明

IPC: H01L21/8238 ,  H01L27/092

Abstract: 本发明涉及一种具有应变平衡结构的CMOS元件及其制造方法，首先提供一绝缘层上，该绝缘层上有硅层；其次，在此硅层上成长一硅锗层，其中此硅层处于双轴拉伸应变情况之下，而此硅锗层处于双轴压缩应变情况之下，以获得应变平衡结构；接著，在此硅锗层上形成一第二硅层，其中此第二硅层具有一第一厚度适用于一PMOS元件，及一第二厚度适用于一NMOS元件；然后，对于此基底施行图案化制程以定义出一PMOS元件区及一NMOS元件区；再者，在此第二硅层上形成栅极绝缘层；最后，在此栅极绝缘层上形成一栅极电极。

公开(公告)号：CN1293635C

公开(公告)日：2007-01-03

申请号：CN03156532.8

申请日：2003-09-03

Applicant: 台湾积体电路制造股份有限公司

Inventor： 杨育佳 ,  陈豪育 ,  黄健朝 ,  李文钦 ,  杨富量 ,  胡正明

IPC: H01L27/04 ,  H01L27/12 ,  H01L29/786 ,  H01L21/82 ,  H01L21/84

CPC classification number: H01L29/785 ,  H01L21/84 ,  H01L27/1203 ,  H01L29/66795 ,  H01L29/7842 ,  H01L29/7843 ,  H01L29/7854

Abstract: 本发明主要提出两种不同型态的完全耗尽晶体管，并且将完全耗尽晶体管与部分耗尽晶体管整合于单一芯片上。可通过调整栅极层的长度，以决定平面晶体管是完全耗尽或是部分耗尽。完全耗尽晶体管的栅极层长度较部分耗尽晶体管的栅极层长度为长。或是通过调整晶体管有源区的宽度，以决定晶体管是完全耗尽或是部分耗尽。完全耗尽晶体管的有源区宽度较部分耗尽晶体管的有源区宽度为窄。不断地减少有源区的宽度，可以形成一多重栅极晶体管，当该多重栅极晶体管的有源区宽度减少至小于耗尽区宽度的两倍时，该多重栅极晶体管便是完全耗尽。如此一来，在单一芯片上就可同时制备完全耗尽晶体管与部分耗尽晶体管。

公开(公告)号：CN1877797A

公开(公告)日：2006-12-13

申请号：CN200610056840.5

申请日：2006-03-07

Applicant: 台湾积体电路制造股份有限公司

Inventor： 李自强 ,  杨富量 ,  黄俊仁 ,  李宗霖

IPC: H01L21/336 ,  H01L21/8239 ,  H01L29/788 ,  H01L27/105

CPC classification number: H01L29/7881 ,  H01L21/2815 ,  H01L21/28273 ,  H01L29/42324

Abstract: 本发明提供一种随机存取存储器及其制造方法，特别涉及一种在高速随机存取存储器中制造控制栅极的自对准导电间隙壁制程，可精确定义控制栅极的尺寸及轮廓。先在介电层上形成导电层，以覆盖基底上的浮置栅极，然后在相邻于浮置栅极侧壁的导电层上形成氧化物间隙壁。利用氧化物间隙壁作为掩膜，对导电层上进行一非等向性蚀刻制程，便可形成自对准导电间隙壁在浮置栅极的两侧，以作为控制栅极。本发明所述随机存取存储器及其制造方法，可明确定义控制栅极的尺寸及形状，解决了已知方法中需要额外形成多晶硅线路的问题。

公开(公告)号：CN1773727A

公开(公告)日：2006-05-17

申请号：CN200510089249.5

申请日：2005-07-28

Applicant: 台湾积体电路制造股份有限公司

Inventor： 杨富量 ,  杨育佳 ,  陈宏玮 ,  曹训志 ,  胡正明

IPC: H01L29/786 ,  H01L27/12 ,  H01L21/336 ,  H01L21/84

Abstract: 本发明提供一种半导体装置、半导体晶片及其制造方法，具体为一种绝缘层上覆半导体的装置，包含覆于一绝缘层上的一硅主动层，上述硅主动层具有 的晶格方向。上述绝缘层是位于具有 结晶方向的一基底上。具有 取向的晶体管则形成于上述硅主动层上。

公开(公告)号：CN1253926C

公开(公告)日：2006-04-26

申请号：CN03153952.1

申请日：2003-08-21

Applicant: 台湾积体电路制造股份有限公司

Inventor： 杨育佳 ,  杨富量 ,  胡正明

IPC: H01L21/283 ,  H01L21/31 ,  H01L21/8234 ,  H01L29/78

CPC classification number: H01L21/823462 ,  H01L27/088

Abstract: 本发明提供多重栅极介电层的制造方法及其结构。其中一种方法是为于具有自然氧化层的半导体基底上沉积一高介电常数介电层，其介电常数大于8。之后，去除高效能组件区的高介电常数介电层，使高介电常数介电层做为低漏电流组件区的一栅极介电层的一部分。

公开(公告)号：CN1700451A

公开(公告)日：2005-11-23

申请号：CN200510066520.3

申请日：2005-04-27

Applicant: 台湾积体电路制造股份有限公司

Inventor： 曹训志 ,  黄健朝 ,  杨富量

IPC: H01L23/00 ,  H01L23/58 ,  H01L21/768

CPC classification number: H01L23/585 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 本发明是关于一种半导体晶片及其制造方法。本发明的半导体晶片，包括：环绕一集成电路区外部的一密封环区；一绝缘层上覆硅基底，包括一下方基底，一埋入绝缘层覆盖该下方基底，以及一上方硅层位于部分的该埋入绝缘层上方；以及一基底接触物，包括一接触沟槽延伸通过该埋入绝缘层且位于该集成电路区外部，该接触沟槽填入有一导电材料，使得该下方基底电性连结于该密封环区内的该密封环的该金属内连物。本发明所述半导体晶片及其制造方法所形成的基底接触物并不会复杂化集成电路的设计与制造，而有利于提高效率且降低成本。