公开(公告)号：CN110718260A

公开(公告)日：2020-01-21

申请号：CN201910248608.9

申请日：2019-03-29

Applicant: 三星电子株式会社

Inventor： 金森宏治 ,  姜昌锡 ,  金容锡 ,  李炅奂

IPC: G11C16/34 ,  G11C16/10 ,  G11C16/14

Abstract: 公开了一种非易失性存储装置及其写入数据、擦除数据的方法。在非易失性存储装置的写入数据的方法中，所述非易失性存储装置包括多个单元串，所述多个单元串中的每一个单元串包括沿垂直方向布置的多个存储单元。编程目标页被划分为多个子页。编程目标页与多个字线中的一个字线连接。所述多个子页中的每一个子页包括彼此物理上间隔开的存储单元。对所述多个子页顺序地执行编程操作。对包括所述多个子页的编程目标页同时执行编程验证操作。

公开(公告)号：CN110634881A

公开(公告)日：2019-12-31

申请号：CN201910278428.5

申请日：2019-04-09

Applicant: 三星电子株式会社

Inventor： 李炅奂 ,  姜昌锡 ,  金容锡 ,  林濬熙 ,  金森宏治

IPC: H01L27/1157 ,  H01L27/11582

Abstract: 提供一种垂直半导体装置，所述垂直半导体装置包括导电图案结构、存储器层、柱结构以及第二绝缘图案和第三绝缘图案。导电图案结构包括导电图案和绝缘层，并且可包括在第一方向上延伸的第一部分和从第一部分的侧壁突出的第二部分。导电图案结构布置在与第一方向垂直的第二方向上以在其间形成沟槽。存储器层形成在导电图案结构的侧壁上。沟槽中的均包括形成在存储器层上的沟道图案和第一绝缘图案的柱结构在第一方向上彼此分隔开。第二绝缘图案形成在柱结构之间。第三绝缘图案形成在一些柱结构之间并且具有与第二绝缘图案的形状不同的形状。

公开(公告)号：CN105226063B

公开(公告)日：2019-11-22

申请号：CN201510359346.5

申请日：2015-06-25

Applicant: 三星电子株式会社

Inventor： 金森宏治 ,  金青珍 ,  朴泳雨 ,  李宰求 ,  李载德 ,  崔茂林

IPC: H01L27/11582 ,  H01L27/1157 ,  H01L27/11565 ,  H01L23/532 ,  H01L23/528

Abstract: 提供了一种具有垂直沟道和气隙的半导体装置。字线形成在基底上。气隙设置在两条相邻的字线之间。沟道结构穿透字线和气隙。存储单元设置在每条字线和沟道结构之间。存储单元包括阻挡图案、电荷捕获图案和遂穿绝缘图案。阻挡图案共形地覆盖每条字线的顶表面、底表面和第一侧表面。所述第一侧表面与所述沟道结构相邻。电荷捕获图案仅设置在所述第一侧表面和沟道结构之间。

公开(公告)号：CN110349970A

公开(公告)日：2019-10-18

申请号：CN201910275755.5

申请日：2019-04-08

Applicant: 三星电子株式会社

Inventor： 朴庆晋 ,  姜书求 ,  曹权纯 ,  金森宏治

IPC: H01L27/11582 ,  H01L27/1157

Abstract: 公开了一种半导体存储器件，包括：位于第一衬底上的外围电路结构；位于所述外围电路结构上的第二衬底；位于所述第二衬底上并且包括多个栅电极的堆叠结构；穿透所述堆叠结构和所述第二衬底的贯穿电介质图案；以及位于所述第二衬底的顶表面上的垂直支撑件，所述垂直支撑件从所述第二衬底的顶表面垂直延伸并穿透所述堆叠结构和所述贯穿电介质图案。

公开(公告)号：CN109860194A

公开(公告)日：2019-06-07

申请号：CN201811432799.6

申请日：2018-11-28

Applicant: 三星电子株式会社

Inventor： 金森宏治

IPC: H01L27/11556 ,  H01L27/11521

Abstract: 本申请提供一种竖直存储器装置。所述竖直存储器装置包括衬底上的栅电极结构以及沟道。栅电极结构包括在基本垂直于衬底的上表面的竖直方向上彼此间隔开的栅电极。沟道在衬底上在竖直方向上延伸穿过栅电极结构。沟道包括：具有相对于衬底的上表面的倾斜侧壁的第一部分，以及接触所述第一部分的上表面并且具有相对于衬底的上表面的倾斜侧壁的第二部分。所述第二部分的上表面的宽度小于所述第一部分的上表面的宽度。掺有碳或p型杂质的杂质区形成在衬底的上部。沟道接触杂质区。

公开(公告)号：CN103971722B

公开(公告)日：2018-09-14

申请号：CN201410012777.X

申请日：2014-01-10

Applicant: 三星电子株式会社

Inventor： 朴镇泽 ,  金森宏治 ,  朴泳雨 ,  李载悳

IPC: G11C7/18 ,  H01L27/11573 ,  H01L27/11582

CPC classification number: G11C5/025 ,  G11C7/02 ,  G11C7/1039 ,  G11C7/18 ,  H01L27/11573 ,  H01L27/11582

Abstract: 根据发明构思的示例实施方式，一种三维半导体器件，包括：存储单元阵列，包括可以三维布置的存储单元，该存储单元阵列包括在平面图中的左侧和其对面的右侧、以及顶侧和其对面的底侧；至少一个字线解码器，邻近于存储单元阵列的左侧和右侧中的至少一个；页面缓冲器，邻近于存储单元阵列的底侧；和串选择线解码器，邻近于存储单元阵列的顶侧和底侧之一。

公开(公告)号：CN103971722A

公开(公告)日：2014-08-06

申请号：CN201410012777.X

申请日：2014-01-10

Applicant: 三星电子株式会社

Inventor： 朴镇泽 ,  金森宏治 ,  朴泳雨 ,  李载悳

IPC: G11C7/18 ,  H01L27/115 ,  H01L21/8247

CPC classification number: G11C5/025 ,  G11C7/02 ,  G11C7/1039 ,  G11C7/18 ,  H01L27/11573 ,  H01L27/11582

Abstract: 根据发明构思的示例实施方式，一种三维半导体器件，包括：存储单元阵列，包括可以三维布置的存储单元，该存储单元阵列包括在平面图中的左侧和其对面的右侧、以及顶侧和其对面的底侧；至少一个字线解码器，邻近于存储单元阵列的左侧和右侧中的至少一个；页面缓冲器，邻近于存储单元阵列的底侧；和串选择线解码器，邻近于存储单元阵列的顶侧和底侧之一。

公开(公告)号：CN215496716U

公开(公告)日：2022-01-11

申请号：CN202121277841.9

申请日：2021-06-08

Applicant: 三星电子株式会社

Inventor： 赵相渊 ,  金森宏治 ,  郑光泳 ,  韩智勋

IPC: H01L27/11519 ,  H01L27/11524 ,  H01L27/11556 ,  H01L27/11565 ,  H01L27/1157 ,  H01L27/11582

Abstract: 半导体器件包括：衬底，包括第一板部分和第二板部分；堆叠结构，包括交替地堆叠在衬底上的层间绝缘层和栅电极；在第一板部分上的第一块分隔结构和在第二板部分上的第二块分隔结构，第一块分隔结构和第二块分隔结构中的每个包括第一分隔区域；单元阵列分隔结构，包括连接到第一分隔区域的第二分隔区域；以及穿透堆叠结构的沟道结构，其中，堆叠结构包括：第一堆叠结构，通过第一块分隔结构的第一分隔区域分开并在第一方向上延伸；第二堆叠结构，通过第二块分隔结构的第一分隔区域分开；以及至少一个第三堆叠结构，通过单元阵列分隔结构与第一堆叠结构和第二堆叠结构分开。