-
公开(公告)号：CN104973159B
公开(公告)日：2017-07-25
申请号：CN201510365883.0
申请日：2015-06-29
Applicant: 重庆邮电大学
IPC: B62D57/032
Abstract: 本发明公开了一种窄足3D纯被动行走器，包括一对直腿部，一对用连接器连接在腿部下端的窄弧形足部，用刚性的杆型轴制作的髋部，腿部绕髋部转动的关节用轴承代替，两条腿部均有配重物。本发明具备完整的双足行走形态，并且装置很简洁，很巧妙，以一种全新的足部设计解决了行走时的侧向平衡问题，且腿部设计可以调整步态周期，腿足连接器可以调整步伐长度。该装置在腿足的康复医疗器械研究上有借鉴意义，在玩具领域上有相当大的应用前景，甚至在军事应用上也是有很有价值的潜在应用的。
-
公开(公告)号：CN106060887A
公开(公告)日：2016-10-26
申请号：CN201610353633.X
申请日：2016-05-25
Applicant: 重庆邮电大学
IPC: H04W40/02
Abstract: 本发明涉及一种面向时空特性变化认知的机会网络路由方法，属于机会网络，认知物联网和自组织网络技术领域。该方法包括以下步骤：S1：节点移动半马尔可夫模型建立阶段：用于预测未来时刻节点处于某一地理区域的概率和节点间在未来时间段内接触的效用值；S2：面向节点时空特性变化认知机制阶段：用于检测节点的时空特性变化与半马尔可夫模型是否相吻合；S3：路由方法自适应性的实现阶段：用于携带消息的节点与相遇节点进行接触效用值的比较，以决定是否要转发消息。本发明提供的方法能够克服现有技术中存在的问题，实现高效、智慧的认知自组织路由机制。
-
公开(公告)号：CN116344605B
公开(公告)日：2025-04-18
申请号：CN202310562730.X
申请日：2023-05-18
Applicant: 重庆邮电大学
Abstract: 本发明涉及一种集成自偏置PMOS的抗短路SJ‑LIGBT器件，属于半导体技术领域。该器件集成的自偏置PMOS由P‑body区、N‑CS区、P‑shield区以及PMOS栅氧化层组成，其中P‑shield区作为源极，P‑body区作为漏极，N‑CS区作为衬底。其中自偏置PMOS的栅极和漏极通过金属电极短接在一起从而实现了自偏置功能，栅氧化层与普通NMOS的栅氧化层处于同一平面无需额外制造工艺，便于集成。本发明关断损耗相比传统SJ‑LIGBT器件降低了24％，大幅改善了器件的关断损耗与通态压降之间的折中关系；同时本发明的抗短路性能优异，在外加短路电压为150V时，器件短路工作时间为14.8μs。
-
公开(公告)号：CN119414525A
公开(公告)日：2025-02-11
申请号：CN202411644152.5
申请日：2024-11-18
Applicant: 重庆邮电大学
Abstract: 本发明涉及一种超高品质因子微环谐振器耦合结构，属于光电子集成技术领域。该微环谐振器耦合结构包括从下至上依次层叠的硅衬底、第一二氧化硅包层、微环、第二二氧化硅包层、直波导和第三二氧化硅包层。该耦合结构中光传输时在微环的上表面和直波导的下表面发生耦合，生长和化学机械抛光将最大程度降低表面的粗糙度，克服了传统同一平面耦合方案中光传输时在微环与直波导的双侧壁耦合，降低了受到刻蚀造成的较大粗糙度带来的额外损耗和反射。本发明可精准控制耦合间距，降低耦合结构的额外损耗和反射，有效提升微环谐振器的品质因子，为高精细滤波和高精度传感光子集成芯片提供关键解决方案。
-
公开(公告)号：CN119226674A
公开(公告)日：2024-12-31
申请号：CN202411248315.8
申请日：2024-09-06
Applicant: 重庆邮电大学
Abstract: 本发明涉及一种基于三段式CORDIC算法的复乘单元的FFT硬件加速电路，属于无线通信电路领域。该电路包括地址产生单元、随机存储单元、旋转角度产生单元、基于三段式CORDIC算法的复乘单元、基四蝶形单元、输出处理单元和倒序单元。其中，基于三段式CORDIC算法的复乘单元采用流水线结构，将迭代过程分为三个阶段，利用ROM表存储预先计算好的迭代结果，并通过角度二极化编码和移位相加操作实现复数乘法运算。与传统的FFT算法相比，本发明具有运算速度快、存储压力小、资源消耗少等优点，适用于无线通信、图像处理等领域的信号处理任务。旨在解决传统FFT算法计算量大、存储压力大、运算缓慢和资源消耗大的问题。
-
Patent Agency Ranking
公开(公告)号：CN118446247A
公开(公告)日：2024-08-06
申请号：CN202410588405.5
申请日：2024-05-13
Applicant: 重庆邮电大学
IPC: G06N3/0442 , G06N5/04 , G06N3/084 , G06N3/045 , G06V10/82
Abstract: 本发明涉及一种面向多模态数据处理的轻量化LSTM模型构建方法及系统，属于循环神经网络领域。该系统包括图片预处理模块、语音预处理模块、文本预处理模块、轻量化长短时记忆循环神经网络模块，图片、语音和文本预处理模块实现将原始数据处理为长短时记忆循环神经网络模型的输入数据，然后进行模型训练，对训练后的神经网络模型进行轻量化操作，以减少数据量，便于边缘硬件端部署；在边缘硬件端部署本发明提出的神经网络进行推理，面对不同模态的数据，只需要重载其权重参数，不需要重新设计硬件架构，拓宽了边缘硬件端部署神经网络模型的应用范围。
-
公开(公告)号：CN115276864B
公开(公告)日：2024-06-04
申请号：CN202210621336.4
申请日：2022-06-01
Applicant: 重庆邮电大学
Abstract: 本发明涉及一种基于LoRa技术的DMB终端状态信息接收系统，属于无线信号技术领域。针对DMB广播系统只能单向完成数据信息的传输，无法反馈运行错误或播报信息错误的问题，提出一种基于LoRa的数字多媒体广播(Digital Multimedia Broadcasting)状态检测系统和一种基于轮询的LoRa自组网方式。其中，在节点终端和网关设备增加了LoRa射频模块，可以将DMB终端运行的信息传输至中控端，实现终端在无法正常工作时能及时反馈到后台，为DMB应用提供技术支持。
-
公开(公告)号：CN111834449B
公开(公告)日：2024-04-16
申请号：CN202010731321.4
申请日：2020-07-27
Applicant: 重庆邮电大学
IPC: H01L29/739 , H01L29/40 , H01L29/06 , H01L27/06
Abstract: 本发明涉及一种具有背面双MOS结构的快速关断RC‑IGBT器件，属于半导体技术领域。该器件包括栅极接触区1、发射极接触区2、金属场板3、集电极接触区4、发射极5、元胞区P型阱6、过渡区P型阱7、第一场限环8、第二场限环9、第三场限环10、N型集电极11、N型缓冲层12、P型集电极13、N型漂移区14、栅氧化层15、场氧化层16、集电极氧化层17、场截止环接触区18、场截止环19、集电极P‑base20。本发明在保证消除正向导通时的负阻效应的前提下，具有相对较快的关断速度和较低的Von、良好的反向导通性能及600V以上的耐压能力，提高了器件的工作稳定性和电流能力。
-
公开(公告)号：CN117523093A
公开(公告)日：2024-02-06
申请号：CN202311479024.5
申请日：2023-11-08
Applicant: 重庆邮电大学
IPC: G06T17/00 , G06N3/0455 , G06N3/0464 , G06N3/084
Abstract: 本发明涉及基于深度学习的二维冲击波速度场超快诊断掩码优化方法，属于图形图像处理技术领域。该方法包括：S1：编码器将输入的冲击波条纹数据转换为潜在空间表示；S2：通过得到的均值和对数方差重参数化潜在变量z；S3：潜在变量z传入解码器进行解码；S4：图像数据重建；S5：计重建图像差异损失并将其累加到总损失中，执行反向传播和优化，得到总体平均损失以及模型权重；S6：将所述S5中得到的模型权重取得符合模型学习到的分布规律的值生成掩码，输入所述S4中的重建算法中重新进行图像数据重建，重复S5‑S6步骤若干次，直至得到重构图像效果好的掩码为止。本发明有效的提高了信号的重构精度。
-
公开(公告)号：CN116598361A
公开(公告)日：2023-08-15
申请号：CN202310562715.5
申请日：2023-05-18
Applicant: 重庆邮电大学
Abstract: 本发明涉及一种具有超结分裂栅的LDMOS器件，属于半导体技术领域。该器件由分裂栅区和LDMOS导电区组成，利用二氧化硅隔离层将器件两区域分隔。分裂栅区由两个尺寸、掺杂、连接方式和功能均不同的P‑Pillar1和P‑P pillar2组成，分别与两个侧面N型柱组成背靠背的PN结。两个PN结被另一二氧化硅隔离层分隔，通过导线进行连接。本发明在传统LDMOS器件结构基础上，在侧面引入两个P型柱与漂移区构成超结结构，辅助耗尽漂移区，在维持高击穿电压的情况下，能够显著降低器件的比导通电阻，最终提高了器件的Baliga优值FOM，打破了硅极限。
-
-
-
-
-
-
-
-
-
Search Results
174
records
(took 0.028 seconds)
