-
公开(公告)号：CN109902000A
公开(公告)日：2019-06-18
申请号：CN201910101735.6
申请日：2019-01-31
Applicant: 西安电子科技大学
IPC: G06F11/36
Abstract: 本发明涉及一种变速多通道调试追踪系统，包括：追踪源模块，用于发送追踪数据；计数器模块，用于发送时间戳信息；缓存模块，用于缓存并输出所述追踪数据和所述时间戳信息。本发明提出的系统，采用同步时钟的先进先出缓存，可同时接收一个或多个数据，输出则仍保持一个数据，具有变速传输的功能；每个数据携带源通道信息，可以将缓存模块中的公共存储器明确标识给相应的数据使用，后续电路可以以此将数据分类进行处理；每次读取操作输出数据的同时输出数据的数目，明确串行输出数据的个数，易于后续电路进行数据处理；输出数据的同时输出反压信号，在多个数据串行输出时，该反压信号用于通知外界不能发起新的读取操作。
-
公开(公告)号：CN106783974A
公开(公告)日：2017-05-31
申请号：CN201611032861.3
申请日：2016-11-16
Applicant: 西安电子科技大学
IPC: H01L29/423 , H01L21/28
CPC classification number: H01L29/4232 , H01L21/28194 , H01L29/42364
Abstract: 本发明公开了一种基于Ge衬底的铪基铝酸盐高K金属栅结构及制备方法。主要解决传统氧化铪高K金属栅结构栅氧化层结晶温度低、栅氧化层/衬底界面层厚度大，及栅极金属离子向栅氧化层扩散的问题。该高K金属栅结构自下而上包含Ge衬底(1)、厚度为4‑10nm的铪基铝酸盐高k栅介质薄膜(2)、厚度为2‑3nm的TiN阻挡层(3)、厚度为4‑6nm的Ti氧元素吸附层(4)以及厚度为100‑150nm重金属Pt栅电极(5)，其中，铪基铝酸盐高k栅介质薄膜采用HfAlO3或HfO2/Al2O3叠层结构；本发明的结晶温度高、电学特性和栅氧化层/衬底界面特性好，可用于制造高介电性能的金属氧化物半导体场效应晶体管。
-
公开(公告)号：CN106684157A
公开(公告)日：2017-05-17
申请号：CN201610601387.5
申请日：2016-07-27
Applicant: 西安电子科技大学
IPC: H01L29/872 , H01L29/06 , H01L21/329
CPC classification number: H01L29/872 , H01L29/0657 , H01L29/66143
Abstract: 本发明公开了一种三台阶场板终端的4H‑SiC肖特基二极管，主要解决传统场板终端的4H‑SiC肖特基二极管击穿电压小于1500V的问题。其包括N+4H‑SiC衬底(1)，衬底正面设有同型的N‑4H‑SiC外延层(2)，衬底背面设有N型的欧姆接触(3)，外延层表面两侧设有三台阶形状的SiO2钝化层(4)，外延层表面中间设有三台阶形状的金属场板终端(5)。该三台阶钝化层(4)的三个台阶总厚度与三台阶金属场板终端(5)的三个台阶总厚度相同。本发明由于将场板终端设为三台阶形状，使4H‑SiC肖特基二极管的击穿电压达到了2000V以上，提高了二极管的抗击穿能力，可用于大功率集成电路的制备。
-
公开(公告)号：CN106571387A
公开(公告)日：2017-04-19
申请号：CN201610895773.X
申请日：2016-10-14
Applicant: 西安电子科技大学
IPC: H01L29/778 , H01L29/423 , H01L21/336
CPC classification number: H01L29/7786 , H01L29/4232 , H01L29/42364 , H01L29/66431
Abstract: 本发明公开了一种基于高K材料的叠栅AlGaN/GaN高电子迁移率MOS器件。其自下而上包括：衬底(1)、AlN成核层(2)、GaN缓冲层(3)、AlGaN势垒层(4)和栅介质层(5)，AlGaN势垒层的两端分别为源级(7)和漏级(8)，栅介质层(5)的上部为栅极(6)，该栅介质层(5)自下而上包括Al2O3过渡层(501)和介电常数大于Al2O3的高K介质层(502)。该高K叠栅介质结构设计增加了栅介质与AlGaN势垒层的导带偏移量，提高栅介质的介电常数，增强栅电容对沟道电子的控制力，有效减小了栅极泄漏电流，提高了器件的工作电压，改善了器件的功率特性，可用于高频大功率电路。
-
公开(公告)号：CN104409495B
公开(公告)日：2017-03-29
申请号：CN201410660230.0
申请日：2014-11-18
Applicant: 西安电子科技大学
IPC: H01L29/778 , H01L29/423 , H01L29/06 , H01L21/335
Abstract: 本发明公开了一种直角栅场板异质结场效应晶体管及其制作方法，主要解决现有场板技术在实现高击穿电压时工艺复杂的问题。其包括：衬底(1)、过渡层(2)、势垒层(3)、源极(4)、漏极(11)，其中钝化层(8)内设有凹槽(9)，钝化层(8)与保护层(11)之间淀积有直角栅场板(10)，直角栅场板(10)靠近栅极一侧边缘与凹槽靠近栅极一侧边缘对齐，该直角栅场板与栅极(7)电气连接，且下端完全填充在凹槽(9)内。本发明具有工艺简单、击穿电压高、场板效率高、可靠性高和成品率高的优点。(5)、台面(6)、栅极(7)、钝化层(8)和保护层
-
Patent Agency Ranking
公开(公告)号：CN106449760A
公开(公告)日：2017-02-22
申请号：CN201611033213.X
申请日：2016-11-02
Applicant: 西安电子科技大学
IPC: H01L29/78 , H01L21/336 , H01L29/423
CPC classification number: H01L29/78 , H01L29/42356 , H01L29/66477
Abstract: 本发明公开了一种基于SOI衬底的环栅抗辐照MOS场效应管，其包括Si衬底(1)和位于Si衬底(3)，外延层中部内设有漏区(5)，漏区外边界紧邻的外延层上方设有环形栅极(4)，环形栅极(4)内外两侧边缘下方的外延层内设有轻掺杂源漏区(7)，该轻掺杂源漏区之间的区域形成沟道；栅极外边缘紧邻的外延层内设有环形源极有源区(6)，环形源极有源区(6)外围紧邻的外延层内设有环形隔离槽(8)，形成依次包围在有源区外部的栅环、源环和隔离槽环这种环套结构。本发明抑制了阈值电压漂移、亚阈值摆幅退化，提高了器件抗总剂量辐照能力，可用于大规模集成电路的制备。(1)内的埋氧层(2)，以及Si衬底(1)上的外延层
-
公开(公告)号：CN105514169A
公开(公告)日：2016-04-20
申请号：CN201610020866.8
申请日：2016-01-13
Applicant: 西安电子科技大学
IPC: H01L29/78 , H01L23/552 , H01L21/336
CPC classification number: H01L29/7833 , H01L23/552 , H01L29/66598
Abstract: 本发明公开了一种基于65nm工艺的超陡倒掺杂抗辐照MOS场效应管，主要解决传统65nm MOS场效应管在总剂量辐照环境下，关态漏电流增大、阈值电压漂移和亚阈值摆幅退化的问题。其包括P型衬底(1)，位于衬底上的外延层(2)，外延层的上方四周设有隔离槽(3)、外延层的上方中部设有栅极(4)，该栅极两侧边界到隔离槽内边界之间的外延层中设有源区(5)和漏区(6)，栅极两侧边界下方的外延层中设有轻掺杂源漏区(7)，栅极正下方位于两个轻掺杂源漏区之间的区域形成沟道，两个轻掺杂源漏区之间的沟道下方设有重掺杂的超陡倒掺杂区(8)。本发明提高了器件抗总剂量辐照能力，可用于大规模集成电路的制备。
-
公开(公告)号：CN103400827B
公开(公告)日：2016-03-02
申请号：CN201310280217.8
申请日：2013-07-04
Applicant: 西安电子科技大学
IPC: H01L23/60
CPC classification number: H01L2924/0002 , H01L2924/00
Abstract: 本发明公开了一种90纳米CMOS工艺下带偏置电路的静电放电箝位电路，主要解决现有90纳米CMOS工艺下的静电放电箝位电路中，RC网络静态漏电大的问题。该电路包括RC网络、反相器、箝位器件和偏置电路；偏置电路给RC网络里的PMOS管Mp3提供栅极的偏置电压Vb，由于偏置电压Vb是高电压，故PMOS管Mp3的源栅电压减小，等效电阻增大，使RC网络的静态漏电减小；静电放电时，受偏置的RC网络检测到静电放电后，给反相器输入检测电压CLK，反相器接收到该检测电压后，给箝位器件输入栅极驱动电压Vg，以开启箝位器件，泄放静电放电电荷。本发明提高了90纳米CMOS工艺下静电放电箝位电路的能效，可用于集成电路的设计。
-
公开(公告)号：CN102314215B
公开(公告)日：2014-03-12
申请号：CN201110289984.6
申请日：2011-09-27
Applicant: 西安电子科技大学
Abstract: 本发明公开了一种集成电路系统中小数乘法器的低功耗优化方法，主要解决目前低功耗设计中额外逻辑引入系统从而影响系统功耗的问题。其主要步骤包括：(1)构建乘法器模块；(2)系数整数化处理；(3)正则有符号数字量优化；(4)提取优化结果；(5)霍纳优化；(6)替换小数乘法器。本发明具有运行速度快，占用资源少，简单易行的优点，能够在不降低系统工作效率、不损失系统运算精度的条件下，大幅降低系统功耗和面积。适用于诸如数字信号处理、数字滤波器等含有大量小数乘法器的系统。
-
公开(公告)号：CN102096743A
公开(公告)日：2011-06-15
申请号：CN201110046763.6
申请日：2011-02-28
Applicant: 西安电子科技大学
IPC: G06F17/50
Abstract: 本发明公开了一种基于网络S参数提取的RFIC ESD防护电路优化方法，主要解决目前采用的等效法和构建模型法准确性和普适性差的问题。该方法的主要步骤是，确定ESD防护器件参数及核心射频集成电路RFIC被保护端口的匹配网络；构建带有ESD防护的匹配网络并通过混合模式仿真提取S参数；嵌入核心RFIC中优化调整；返回修改匹配网络中的元件参数进一步优化设计；进行ESD测试以获得防护水平的关键参数。本发明能够在无需建立复杂的数值模型的情况下准确提取器件特性，具有更高的准确性和普适性，适合新型ESD防护器件在高频电路中的适用性评价和设计优化。
-
-
-
-
-
-
-
-
-
Search Results
130
records
(took 0.036 seconds)
