-
公开(公告)号：CN118763086A
公开(公告)日：2024-10-11
申请号：CN202410901343.9
申请日：2024-07-05
Applicant: 中国科学院微电子研究所
Abstract: 本发明公开了一种静电防护器件和芯片，涉及半导体技术领域，以提高集成电路对静电放电的防护能力并且减小静电防护器件在芯片中的占用面积。所述静电防护器件用于对集成电路进行静电放电防护，静电防护器件包括：半导体基底；第一泄放结构，位于部分半导体基底内；隔离层，位于半导体基底具有第一泄放结构的一侧表面；隔离层具有间隔设置的第一通孔和第二通孔；第二泄放结构，位于隔离层背离半导体基底的一侧表面；第二泄放结构具有PN结；第二泄放结构通过第一通孔和所述第二通孔与第一泄放结构并联；第二泄放结构的至少部分材料不同于第一泄放结构的材料。所述芯片包括上述的静电防护器件。
-
公开(公告)号：CN118763065A
公开(公告)日：2024-10-11
申请号：CN202410870874.6
申请日：2024-06-28
Applicant: 中国科学院微电子研究所
IPC: H01L23/492 , H01L21/50
Abstract: 本发明公开了一种异质键合结构的制作方法，涉及半导体技术领域，以解决最终获得的异质键合结构界面处晶格失配严重，影响界面键合质量的问题。所述异质键合结构的制作方法包括：提供第一基底和第二基底；在第一基底上形成第一过渡层，以获得第一结构；第一过渡层和第一基底之间的晶格失配度小于或等于5％；在第二基底上形成第二过渡层，以获得第二结构；第二过渡层和第二基底之间的晶格失配度小于或等于5％；第一过渡层和第二过渡层之间的晶格失配度小于或等于5％；将第一结构所包括的第一过渡层和第二结构所包括的第二过渡层键合，以获得异质键合结构。
-
公开(公告)号：CN118738115A
公开(公告)日：2024-10-01
申请号：CN202411053490.1
申请日：2024-08-01
Applicant: 中国科学院微电子研究所
IPC: H01L29/778 , H01L21/336 , H01L29/40
Abstract: 本申请公开一种氮化镓基高电子迁移率晶体管及其制造方法，涉及半导体技术领域，以解决氮化镓基高电子迁移率晶体管易发生单粒子烧毁的问题。氮化镓基高电子迁移率晶体管包括：半导体基底，源电极，漏电极，形成在半导体基底上的氮化镓沟道层和势垒层，形成在势垒层上的栅极，以及形成在势垒层上的浮岛。栅极包括形成在势垒层上的第一P型氮化镓层和形成在第一P型氮化镓层上的栅电极；浮岛位于栅极和漏电极之间，浮岛包括形成在势垒层上的第二P型氮化镓层和形成在第二P型氮化镓层上的浮岛场板。一种氮化镓基高电子迁移率晶体管的制造方法用于制造上述技术方案所提的氮化镓基高电子迁移率晶体管。
-
公开(公告)号：CN118678871A
公开(公告)日：2024-09-20
申请号：CN202310262088.3
申请日：2023-03-17
Applicant: 中国科学院微电子研究所
Abstract: 本申请提供一种垂直型霍尔器件及其制造方法，霍尔器件包括：衬底，衬底的一侧形成有第一类型掺杂的多个接触，多个接触之间设置有沟槽结构，在垂直于衬底所在平面的方向上，沟槽结构的深度大于接触的深度，也就是说，通过在接触之间设置较深的沟槽结构，载流子需要绕过沟槽结构在接触之间进行流动，降低接触之间的短路效应，利用沟槽结构对载流子的运动路径进行长度增加，提高在磁场作用下偏转的载流子数量，进而提高探测得到的霍尔电压，从而提高霍尔器件的灵敏度，增强霍尔器件的磁场响应能力。
-
公开(公告)号：CN118488719A
公开(公告)日：2024-08-13
申请号：CN202410620325.3
申请日：2024-05-17
Applicant: 中国科学院微电子研究所
Abstract: 本发明公开一种互补场效应晶体管及其制备方法，涉及半导体技术领域，用于解决现有技术中场效应晶体管性能较差，不能满足实际电路的功能及性能需求的问题。包括：底层的硅基器件；淀积于所述硅基器件上的绝缘层；在所述绝缘层的互联窗口淀积形成的互联金属；所述绝缘层内的互联通孔；所述互联通孔暴露在所述绝缘层表面；以及所述绝缘层表面的碳纳米管器件。本发明进行了器件的三维设计，在底层制备硅基器件，并在绝缘层上方制备碳纳米管器件，突破平面型器件的制备限制，并进行金属互联，可以呈数量级的提升单位面积上晶体管的数量，提高芯片集成度，提高器件工作性能。
-
Patent Agency Ranking
公开(公告)号：CN118468951A
公开(公告)日：2024-08-09
申请号：CN202410635201.2
申请日：2024-05-21
Applicant: 中国科学院微电子研究所
IPC: G06N3/063
Abstract: 本发明公开一种存内计算装置及计算方法，涉及存内计算芯片设计技术领域，以解决现有技术中在同时输出信号的原信号和反向信号时需要额外配置反相器导致反向信号相对于原信号的延时以及功耗增加的问题。存内计算装置的存内计算列包括计算单元和多个存储单元，计算单元包括第一计算子单元及第二计算子单元；第一计算子单元包括第一输入端和第一输出端；第一输入端用于接收第一输入信号，第一输出端用于输出第一输出信号的反信号；第二计算子单元包括第二输入端和第二输出端；第二输入端用于接收第一输入信号的反信号,第二输出端用于输出第一输出信号；实现了不需配置反相器也可以同时输出输出信号及输出信号的反信号。
-
公开(公告)号：CN118380027A
公开(公告)日：2024-07-23
申请号：CN202410667282.4
申请日：2024-05-27
Applicant: 中国科学院微电子研究所
IPC: G11C11/417 , G06F15/78 , G11C7/18 , G11C8/14 , H03K19/20
Abstract: 本发明公开一种存内计算装置及存内计算方法，涉及存内计算芯片设计技术领域，以解决现有技术中计算单元使用晶体管数量较多的问题。存内计算装置包括多个存内计算列以及控制单元；所述存内计算列包括计算单元和多个存储单元，所述计算单元与多个所述存储单元连接；所述控制单元分别与多个所述存内计算列中的计算单元连接；所述控制单元用于根据预设的目标控制信号，控制多个所述存内计算列中的计算单元实现对应的逻辑计算功能；从而实现了将存内计算列中计算单元使用晶体管的数量降为2个，减少了现有技术中计算单元对晶体管的使用量。
-
公开(公告)号：CN118173556A
公开(公告)日：2024-06-11
申请号：CN202410198402.0
申请日：2024-02-22
Applicant: 中国科学院微电子研究所
Abstract: 本说明书实施例提供了一种开启与保持特性可调的高鲁棒性ESD器件，按照从上到下的顺序依次包括：NMOS层、中间硅层和衬底；所述中间硅层包括第一阱、第二阱和中层注入区，所述第一阱和所述第二阱构成PN结；所述第一阱、所述第二阱构和所述中层注入区构成电流控制结构。本申请提供的技术方案用以解决现有技术在SOI的衬底中构建ESD器件会增大泄露电流的问题。
-
公开(公告)号：CN118053901A
公开(公告)日：2024-05-17
申请号：CN202311667149.0
申请日：2023-12-06
Applicant: 中国科学院微电子研究所
IPC: H01L29/778 , H01L23/552 , H01L21/335
Abstract: 本发明提供了一种宽禁带半导体器件及制备方法，该宽禁带半导体器件包括：衬底；位于衬底一侧的外延层；位于衬底与外延层之间的P型层；其中，P型层中具有空穴，当单粒子入射到该宽禁带半导体器件中后，外延层中会产生大量的非平衡载流子，从而产生极高的电流脉冲，P型层中的空穴会消耗外延层产生的非平衡载流子，从而降低电流脉冲的强度，进一步的抑制单粒子烧毁效应的发生。
-
公开(公告)号：CN118039515A
公开(公告)日：2024-05-14
申请号：CN202211417226.2
申请日：2022-11-14
Applicant: 中国科学院微电子研究所
IPC: H01L21/66 , G01R31/265
Abstract: 本发明公开了一种基于二次谐波的表征设备，包括：导轨；入射组件和出射组件，活动连接至导轨；基波发射组件，连接在入射组件的入口侧；二次谐波接收组件，连接在出射组件的出口侧；样品台；探针组件，设置在样品台上；电学表征组件，电连接探针组件；在表征设备工作时，探针组件连接设置在样品台的待测器件，电学表征组件通过探针组件向待测器件施加电压信号；基波发射组件发出的入射基波通过入射组件照射至待测器件，以使待测器件产生二次谐波信号，二次谐波接收组件通过出射组件获得二次谐波信号。本表征设备能够实现对待测器件工作过程中的缺陷演化的实时表征。
-
-
-
-
-
-
-
-
-
Search Results
231
records
(took 0.101 seconds)
