-
公开(公告)号：CN118829237A
公开(公告)日：2024-10-22
申请号：CN202410789679.0
申请日：2024-06-18
Applicant: 中国科学院微电子研究所
Abstract: 本发明公开一种半导体器件及其制造方法，涉及半导体技术领域，以提高三维集成的半导体器件的良率。半导体器件包括半导体基底、底层硅基场效应晶体管、顶层碳纳米管场效应晶体管、中部互联层和顶层互联金属层。中部互联层包括绝缘层、以及设置在绝缘层内的互联结构。顶层碳纳米管场效应晶体管和底层硅基场效应晶体管通过中部互联层和顶层互联金属层电性耦合。其中，顶层碳纳米管场效应晶体管包括的沟道设置在源极、漏极和部分栅介质层上；或者，中部互联层包括的绝缘层靠近顶层碳纳米管场效应晶体管的一侧的材料包括具有悬挂键的绝缘材料，且顶层碳纳米管场效应晶体管包括的沟道设置在源极、漏极和部分栅介质层上栅介质层分别与源极和漏极之间。
-
公开(公告)号：CN119447116A
公开(公告)日：2025-02-14
申请号：CN202310943662.1
申请日：2023-07-28
Applicant: 中国科学院微电子研究所
Abstract: 本申请提供了一种静电放电防护器件及静电放电防护电路，该静电放电防护器件，包括：第一电极；位于所述第一电极一侧表面的功能层，所述功能层在电压的作用下，能在高阻态和低阻态之间转换；第二电极，位于所述功能层背离所述第一电极的一侧表面。该静电放电防护器件通常与主电路并联连接，由于静电放电防护器件中的相变或阻变结构，在主电路正常工作时，电阻较高，不会影响主电路的正常功能。在主电路受到ESD脉冲时，该半导体器件中相变或阻变结构的电阻会迅速下降，从而将主电路中的ESD脉冲泄放掉，从而降低了对主电路中的器件的损伤。
-
公开(公告)号：CN118919532A
公开(公告)日：2024-11-08
申请号：CN202310512209.5
申请日：2023-05-08
Applicant: 中国科学院微电子研究所
IPC: H01L27/02
Abstract: 本申请提供了一种静电放电防护结构及静电放电防护电路，位于衬底一侧的中间半导体层；中间半导体层包括第一阱区和分别位于第一阱区两端的第一N型重掺杂区和第一P型重掺杂区，第一N型重掺杂区用于连接电源负极，第一P型重掺杂区用于连接电源正极；位于中间半导体层远离衬底一侧的第一埋氧层；位于第一埋氧层远离衬底一侧的顶层半导体层；顶层半导体层包括第二阱区和分别位于第二阱区两端的第二重掺杂区；第二重掺杂区分别用于连接电源负极和电源正极；位于顶层半导体层的第二阱区远离衬底一侧的半导体材料层。通过金属‑氧化物半导体场效应晶体管和二极管的并联，在相同芯片面积的情况下，可增加电流泄放能力，提升该器件结构静电放电鲁棒性。
-
公开(公告)号：CN118434123A
公开(公告)日：2024-08-02
申请号：CN202410509291.0
申请日：2024-04-25
Applicant: 中国科学院微电子研究所
IPC: H10B10/00
Abstract: 本发明提供一种静态随机存取存储器及其制造方法，应用于半导体场效应管存储器架构技术领域，所述静态随机存取存储器由下到上依次包括：衬底、逻辑控制电路，以及多个隔离层和由多个存储单元组成的存储层；多个所述隔离层和所述存储层之间互相堆叠，堆叠在最下方的隔离层沉积在制备有所述逻辑控制电路的衬底的上表面；所述存储层的存储单元制备在所述隔离层上表面。该静态随机存取存储器，在制备有逻辑控制电路的衬底的基础上，堆叠隔离层和具有存储单元的存储层，能够在一定的芯片面积的基础上，提高静态随机存取存储器的存储密度，实现高效的存储单元集成。
-
Patent Agency Ranking
公开(公告)号：CN116845063A
公开(公告)日：2023-10-03
申请号：CN202311055388.0
申请日：2023-08-21
Applicant: 中国科学院微电子研究所
IPC: H01L27/02 , H01L27/092 , H01L21/8238
Abstract: 本发明提供了一种具有ESD防护结构的芯片及制备方法，该芯片是由ESD防护结构和半导体电路结构集成得到，其中ESD防护结构中的第一金属结构与第二金属结构之间设置了材料为OTS材料、IMT材料或MIEC材料且阵列排布的防护结构介质层，这三种材料具有相变或者阻变特性，在ESD脉冲来临前类似于绝缘体，漏电流较低，而当ESD脉冲来临后能迅速从高阻态变为低阻态，泄放掉ESD电流；此外，由于单个防护结构介质层的面积较小，所以阵列排布的防护结构介质层的面积也相对较小，进而ESD防护结构的寄生电容也较小，通过合理设计，使这三种材料具有很大的开关电阻比，从而可以得到具有较好的ESD防护能力的ESD防护结构。
-
公开(公告)号：CN118888547A
公开(公告)日：2024-11-01
申请号：CN202410944816.3
申请日：2024-07-15
Applicant: 中国科学院微电子研究所
IPC: H01L27/02 , H01L21/8249 , H01L29/16
Abstract: 本发明公开一种静电放电防护器件及其制备方法，涉及半导体技术领域，以解决难以在较小面积下对碳基器件进行静电防护的问题。所述一种静电放电防护器件包括：形成在衬底内的至少具有两个电极的硅基器件，覆盖衬底的有两个互联通孔的绝缘层，形成在绝缘层上至少有两个电极的碳基器件，以及连接硅基器件和碳基器件的互联金属。所述一种静电放电防护器件的制备方法包括：在衬底内形成硅基器件，在衬底上覆盖绝缘层，在绝缘层上形成两个互联通孔，在绝缘层上形成碳基器件，在互联通孔上形成互联金属，互联金属将碳基器件和硅基器件连接。本发明实现了在占用较小面积的前提下使用硅基器件对碳基集成电路进行静电防护的效果。
-
公开(公告)号：CN116825735A
公开(公告)日：2023-09-29
申请号：CN202310900074.X
申请日：2023-07-20
Applicant: 中国科学院微电子研究所
IPC: H01L23/467 , H01L23/473 , H01L23/00 , H01L23/373 , H01L21/48 , H01L21/18 , H01L21/50
Abstract: 本发明公开一种半导体衬底结构、异质集成封装结构及其制造方法，涉及半导体技术领域，以解决异质晶圆和半导体衬底键合时容易产生缺陷、气泡和破裂的问题。所述导体衬底结构包括衬底，衬底的上表面设置有用于释放键合应力的上微流道结构，衬底的下表面设置有用于液冷的下微流道结构。所述异质集成封装结构包括上述方案所提的半导体衬底结构。所述异质集成封装结构的制造方法包括上述方案所提的异质集成封装结构。
-
公开(公告)号：CN118763086A
公开(公告)日：2024-10-11
申请号：CN202410901343.9
申请日：2024-07-05
Applicant: 中国科学院微电子研究所
Abstract: 本发明公开了一种静电防护器件和芯片，涉及半导体技术领域，以提高集成电路对静电放电的防护能力并且减小静电防护器件在芯片中的占用面积。所述静电防护器件用于对集成电路进行静电放电防护，静电防护器件包括：半导体基底；第一泄放结构，位于部分半导体基底内；隔离层，位于半导体基底具有第一泄放结构的一侧表面；隔离层具有间隔设置的第一通孔和第二通孔；第二泄放结构，位于隔离层背离半导体基底的一侧表面；第二泄放结构具有PN结；第二泄放结构通过第一通孔和所述第二通孔与第一泄放结构并联；第二泄放结构的至少部分材料不同于第一泄放结构的材料。所述芯片包括上述的静电防护器件。
-
公开(公告)号：CN118488719A
公开(公告)日：2024-08-13
申请号：CN202410620325.3
申请日：2024-05-17
Applicant: 中国科学院微电子研究所
Abstract: 本发明公开一种互补场效应晶体管及其制备方法，涉及半导体技术领域，用于解决现有技术中场效应晶体管性能较差，不能满足实际电路的功能及性能需求的问题。包括：底层的硅基器件；淀积于所述硅基器件上的绝缘层；在所述绝缘层的互联窗口淀积形成的互联金属；所述绝缘层内的互联通孔；所述互联通孔暴露在所述绝缘层表面；以及所述绝缘层表面的碳纳米管器件。本发明进行了器件的三维设计，在底层制备硅基器件，并在绝缘层上方制备碳纳米管器件，突破平面型器件的制备限制，并进行金属互联，可以呈数量级的提升单位面积上晶体管的数量，提高芯片集成度，提高器件工作性能。
-
-
-
-
-
-
-
-
Search Results
9
records
(took 0.021 seconds)
