-
公开(公告)号：CN111033708A
公开(公告)日：2020-04-17
申请号：CN201880053331.8
申请日：2018-07-30
Applicant: 信越半导体株式会社
Inventor： 木村明浩
Abstract: 本发明为一种碳浓度测定方法，其特征在于，按照FZ单晶的原料种类，制作并准备表示通过PL法测得的测定值与碳浓度的关系的标准曲线，选择与测定用半导体试样的原料为相同种类的原料的标准曲线，使用该选择的标准曲线，由所述测定用半导体试样的通过PL法测得的测定值求出碳浓度。由此，提供一种在基于光致发光(PL)法的半导体试样的碳浓度的测定中，即使原料的种类不同，也能够正确地测定碳浓度的碳浓度测定方法，所述半导体试样由通过浮区(FZ)法制备的硅单晶(FZ单晶)形成。
-
公开(公告)号：CN110832622A
公开(公告)日：2020-02-21
申请号：CN201880043631.8
申请日：2018-06-22
Applicant: 信越半导体株式会社
Inventor： 青木一晃
IPC: H01L21/304 , B24B37/00 , C09K3/14
Abstract: 本发明提供一种研磨方法，其为供给研磨剂，并同时使以研磨头保持的半导体硅晶圆在贴附于平板的研磨布上滑动，从而进行研磨的研磨方法，其中，对半导体硅晶圆依次实施一次研磨、二次研磨、精研磨时，二次研磨由使用含有游离磨粒且不含水溶性高分子剂的碱基的研磨剂的研磨、以及后续的使用含有水溶性高分子剂的研磨剂的冲洗研磨构成，冲洗研磨由两个阶段的研磨构成，供给含有水溶性高分子剂的研磨剂并同时实施第一阶段的冲洗研磨，然后切换为水溶性高分子剂的平均分子量比第一阶段的研磨剂大的研磨剂而进行供给，并同时实施第二阶段的冲洗研磨。由此，可提供一种晶圆表面的微小缺陷少，DIC缺陷也少，且表面粗糙度良好的半导体硅晶圆的研磨方法。
-
公开(公告)号：CN107004594B
公开(公告)日：2020-02-21
申请号：CN201580064050.9
申请日：2015-11-25
Applicant: 信越半导体株式会社
IPC: H01L21/304 , B24B57/02
Abstract: 本发明是一种硅晶圆的研磨方法，将供给至硅晶圆而使用于研磨的含有研磨磨粒的使用过的研磨浆回收，并将经回收的使用过的研磨浆循环供给至硅晶圆而进行研磨，其中，于经回收的使用过的研磨浆不加入未经使用的研磨磨粒，以及注入混合碱性溶液，而将经回收的使用过的研磨浆循环供给至硅晶圆而进行研磨，其中混合碱性溶液包含螯合剂以及包含pH调整剂及研磨速率促进剂的其中一个或是两个，因此能够在将使用过的研磨浆循环提供至硅晶圆而进行研磨时，抑制金属杂质污染，并且使使用过的研磨浆的组成(螯合剂的浓度等)安定。
-
-
公开(公告)号：CN110574141A
公开(公告)日：2019-12-13
申请号：CN201880027263.8
申请日：2018-02-27
Applicant: 信越半导体株式会社
Inventor： 横川功
IPC: H01L21/02 , H01L21/265 , H01L27/12
Abstract: 本发明提供一种贴合晶圆的制造方法，其具有使用批处理式离子注入机的离子注入工序，该方法特征在于，向接合晶圆进行离子注入的离子注入工序未在接合晶圆的表面形成绝缘膜，或是通过形成于接合晶圆表面的厚度为50nm以下的绝缘膜，并且相对于接合晶圆的结晶轴使注入角度倾斜来照射轻元素离子束，以轻元素离子束的中心向从接合晶圆的中心起在接合晶圆的表面的与旋转体的中心方向平行的方向上偏移了规定量的位置照射的方式，向接合晶圆的全表面照射所述轻元素离子束来进行离子注入。由此，可提供一种贴合晶圆的制造方法，其能够抑制离子注入深度的面内均一性的恶化，并能够制造剥离后的薄膜厚度的面内均一性优异的贴合晶圆。
-
Patent Agency Ranking
公开(公告)号：CN110249435A
公开(公告)日：2019-09-17
申请号：CN201880009144.X
申请日：2018-02-09
Applicant: 信越半导体株式会社
Inventor： 石崎顺也
IPC: H01L33/20 , H01L21/205
Abstract: 本发明提供一种发光元件，该发光元件包含窗层兼支撑基板、以及设置于该窗层兼支撑基板上且发光波长相异的多个发光部，其中，该多个发光部均具有按照第二导电型的第二半导体层、活性层、及第一导电型的第一半导体层的顺序所形成的构造，且具有除去该第一半导体层或该第二半导体层、及该活性层的除去部、以及该除去部以外的非除去部，还具有设置于该非除去部的第一欧姆电极、以及设置于该除去部的第二欧姆电极。由此，提供一种将发光波长相异的多个发光部形成于一个发光元件，且适合窄间距的发光元件阵列的发光元件。
-
公开(公告)号：CN107851699B
公开(公告)日：2019-06-04
申请号：CN201680042450.4
申请日：2016-08-29
Applicant: 信越半导体株式会社
Abstract: 一种发光组件的安装方法，于起始基板上，以起始基板相晶格匹配系材料，通过磊晶成长依序形成第一半导体层、活性层、第二半导体层及缓冲层；于缓冲层上，以对于起始基板为非晶格匹配系材料，通过磊晶成长形成窗层兼支承基板；去除起始基板；于第一半导体层上形成第一欧姆电极；于部分形成露出第二半导体层、缓冲层或窗层兼支承基板的除去部而设置段差；于除去部形成第二欧姆电极；分离形成有第一及第二欧姆电极的发光组件而制作发光组件芯片，以及于安装基板覆晶安装发光组件芯片，使发光组件芯片的形成第一及第二欧姆电极侧为安装基板侧。
-
公开(公告)号：CN106663643B
公开(公告)日：2019-05-17
申请号：CN201580030897.5
申请日：2015-03-16
Applicant: 信越半导体株式会社
Inventor： 荒谷崇
Abstract: 本发明提供一种半导体基板的缺陷区域的评价方法，其根据形成于半导体基板上的MOS结构的C‑V特性来评价半导体基板的缺陷区域，该评价方法的特征在于，预先使用已知缺陷区域的类型的半导体基板，在与评价作为评价对象的半导体基板的缺陷区域时相同的热处理条件、以及C‑V特性评价条件下，求出缺陷区域与平带电压或固定电荷密度的关系，在对作为评价对象的半导体基板的缺陷区域的评价中，根据由形成于半导体基板上的MOS结构的C‑V特性求出的平带电压或固定电荷密度，基于预先求出的缺陷区域与平带电压或固定电荷密度的关系，对作为评价对象的半导体基板的缺陷区域进行判定。由此，提供一种即使氧浓度低也能够以简便的方法判定半导体基板的缺陷区域的半导体基板的缺陷区域的评价方法。
-
公开(公告)号：CN106663597B
公开(公告)日：2019-05-17
申请号：CN201580047351.0
申请日：2015-08-28
Applicant: 信越半导体株式会社
IPC: H01L21/02 , H01L21/306 , H01L27/12
Abstract: 一种SOI晶圆的制造方法具有将形成有SOI层的SOI晶圆的SOI膜厚度予以调整的薄膜化处理步骤。该SOI晶圆的制造方法包含：(A1)测定步骤，将形成有SOI层的SOI晶圆在薄膜化处理前的SOI膜厚度予以测定；(A2)旋转步骤，基于借由在(A1)步骤的膜厚度测定所得到的SOI膜厚度的平面内分布以及预先求出的在薄膜化处理的平面内加工量分布，而决定出在进行薄膜化处理时的SOI晶圆的旋转位置，使SOI晶圆绕中心轴旋转而达到旋转位置；以及(A3)薄膜化步骤，将经(A2)步骤中所旋转的SOI晶圆的SOI层予以薄膜化处理。
-
公开(公告)号：CN106062923B
公开(公告)日：2019-05-17
申请号：CN201580011152.4
申请日：2015-02-09
Applicant: 信越半导体株式会社
Abstract: 本发明为一种贴合式SOI晶圆的制造方法，其中将硅氧化膜使用批次式热处理炉，借由进行至少含有升温中的热氧化及降温中的热氧化中的任一种的热氧化处理，使剥离后的贴合式SOI晶圆的内嵌氧化膜形成为同心圆状的氧化膜厚度分布，进一步借由于贴合晶圆剥离后的贴合式SOI晶圆进行还原性热处理，将内嵌氧化膜的膜厚度范围缩小至小于还原性热处理前的膜厚度范围。借此提供一种贴合示SOI晶圆的制造方法，能够抑制由SOI层剥离后的还原性热处理而产生的埋入氧化膜厚度的面内分布的变动。
-
-
-
-
-
-
-
-
-
Search Results
834
records
(took 0.04 seconds)
