公开(公告)号：CN101093855A

公开(公告)日：2007-12-26

申请号：CN200710112138.0

申请日：2007-06-19

Applicant: 三星电子株式会社

Inventor： 孙英雄 ,  尹在万 ,  金奉秀 ,  徐亨源

IPC: H01L29/78 ,  H01L29/423 ,  H01L29/06 ,  H01L27/088 ,  H01L21/8234 ,  H01L21/336 ,  H01L21/28 ,  H01L21/265

CPC classification number: H01L21/26513 ,  H01L21/26586 ,  H01L29/4236 ,  H01L29/42376 ,  H01L29/66666 ,  H01L29/66787 ,  H01L29/7827

Abstract: 场效应晶体管包括衬底和远离衬底延伸的柱子。该柱子包括邻近衬底的基体、远离衬底的顶部以及在基体和顶部之间延伸的侧壁。在该侧壁上设置绝缘栅。在柱子底下并邻近绝缘栅的衬底中设置第一源区/漏区。在柱子底下并远离绝缘栅的衬底中设置第二源区/漏区，与第一源区/漏区相比，第二源区/漏区被重掺杂。该柱子可以是基体和顶部之间的中间部分与相邻基体和顶部相比更窄的I－形柱子，以便该侧壁包括基体和顶部之间的凹陷中间部分。

公开(公告)号：CN110034094B

公开(公告)日：2025-03-07

申请号：CN201811360494.9

申请日：2018-11-15

Applicant: 三星电子株式会社

Inventor： 李基硕 ,  金奉秀 ,  金志永 ,  韩成熙 ,  黄有商

IPC: H01L23/528

Abstract: 一种半导体装置，包括多个导电结构，所述多个导电结构被布置在衬底上，并且在实质上垂直于第一方向的第二方向上彼此间隔开，其中多个导电结构中的每一个在第一方向上延伸。多个接触结构按照交替布置的方式被布置在导电结构之间，并且在第一方向上彼此间隔开。多个绝缘结构被布置在导电结构和接触结构之间的空间中。多个空气间隔件分别被布置在交替布置的多个导电结构和多个接触结构之间，并且在第一方向上彼此间隔开。

公开(公告)号：CN111415991B

公开(公告)日：2025-02-07

申请号：CN202010016458.1

申请日：2020-01-07

Applicant: 三星电子株式会社

Inventor： 张星旭 ,  金奇奂 ,  郑秀珍 ,  金奉秀 ,  曹荣大

IPC: H10D30/62 ,  H10D62/13

Abstract: 一种半导体器件包括：衬底上沿第一方向延伸的有源区；衬底上与有源区相交并沿第二方向延伸的栅结构；以及在栅结构的至少一侧的有源区上的源/漏区，其中源/漏区包括：在第一方向上彼此间隔开的多个第一外延层，该多个第一外延层包括第一导电类型的第一杂质；以及填充该多个第一外延层之间的空间的第二外延层，第二外延层包括第一导电类型的第二杂质。

公开(公告)号：CN111146186B

公开(公告)日：2024-03-29

申请号：CN201910675481.9

申请日：2019-07-25

Applicant: 三星电子株式会社

Inventor： 金成桓 ,  金志永 ,  金奉秀

IPC: H01L23/64

Abstract: 一种半导体器件包括设置在基板上的多个下电极结构以及设置在所述多个下电极结构中的成对的下电极结构之间的支撑图案。半导体器件还包括：电容器电介质层，设置在所述多个下电极结构中的每个的表面和支撑图案的表面上；以及上电极，设置在电容器电介质层上。所述多个下电极结构包括第一下电极和第二下电极，该第二下电极设置在第一下电极上并具有圆筒形状。第一下电极具有柱形。第一下电极包括绝缘芯。绝缘芯设置在第一下电极中。第一下电极的外侧表面和第二下电极的外侧表面是共平面的。

公开(公告)号：CN117438445A

公开(公告)日：2024-01-23

申请号：CN202310485950.7

申请日：2023-04-28

Applicant: 三星电子株式会社

Inventor： 宋昇珉 ,  金奉秀 ,  郑秀真

IPC: H01L29/06 ,  H01L29/08 ,  H01L23/538 ,  H01L27/088 ,  H01L21/8234

Abstract: 提供了一种半导体装置和制造该半导体装置的方法，所述半导体装置包括：基底，包括有源图案；一对沟道图案，在有源图案上沿第一方向彼此间隔开，所述一对沟道图案中的每个包括竖直地堆叠的半导体图案；源极/漏极图案，在所述一对沟道图案之间；一对栅电极，在所述一对沟道图案上；有源接触件，在所述一对栅电极之间；以及外间隔件，在所述一对栅电极的侧表面上。利用其间的有源接触件而彼此间隔开的外间隔件之间的距离小于源极/漏极图案在半导体图案之中的最上面的半导体图案的上表面所处的第一水平处在第一方向上的宽度。

公开(公告)号：CN108206181B

公开(公告)日：2023-07-25

申请号：CN201711383470.0

申请日：2017-12-20

Applicant: 三星电子株式会社

Inventor： 李基硕 ,  金大益 ,  黄有商 ,  金奉秀 ,  朴济民

IPC: H01L27/02 ,  H10B12/00

Abstract: 本发明提供了一种半导体装置。所述半导体装置包括：衬底，其包括单元有源区和外围有源区；直接接触件，其排列在形成在所述衬底上的单元绝缘图案上，并且连接至所述单元有源区；位线结构，其包括与所述直接接触件的侧表面接触的薄导电图案；以及外围栅极结构，其位于所述外围有源区。所述外围栅极结构包括外围栅极绝缘图案和外围栅极导电图案的堆叠结构，所述薄导电图案包括第一材料，并且所述外围栅极导电图案包括所述第一材料，并且所述薄导电图案的上表面的水平比所述外围栅极导电图案的上表面的水平更低。

公开(公告)号：CN110783181B

公开(公告)日：2023-07-07

申请号：CN201910210667.7

申请日：2019-03-19

Applicant: 三星电子株式会社

Inventor： 朴成珉 ,  张世明 ,  金奉秀 ,  朴济民

IPC: H01L21/033 ,  H01L21/308

Abstract: 本发明涉及制造半导体器件的方法。一种方法包括：通过在衬底上沉积支撑掩模层、多晶硅层和硬掩模层并蚀刻硬掩模层，来形成硬掩模图案；通过使用硬掩模作为蚀刻掩模蚀刻多晶硅层来形成预多晶硅图案；氧化预多晶硅图案的侧表面，以形成多晶硅图案和氧化硅层；形成覆盖氧化硅层的侧面的隔墙图案；在支撑掩模层的顶表面上形成牺牲层，以覆盖氧化硅层和隔墙图案；蚀刻牺牲层和氧化硅层；通过使用多晶硅图案和隔墙图案作为蚀刻掩模蚀刻支撑掩模层来形成支撑掩模图案；以及通过使用支撑掩模图案作为蚀刻掩模蚀刻衬底来形成触发引脚。

公开(公告)号：CN109524383B

公开(公告)日：2023-05-30

申请号：CN201811091300.X

申请日：2018-09-18

Applicant: 三星电子株式会社

Inventor： 李基硕 ,  李明东 ,  金熙中 ,  金桐 ,  金奉秀 ,  朴硕韩 ,  安佑松 ,  韩成熙 ,  黄有商

IPC: H01L23/522 ,  H01L23/528 ,  H01L21/768

公开(公告)号：CN107393918B

公开(公告)日：2023-04-14

申请号：CN201710310121.X

申请日：2017-05-04

Applicant: 三星电子株式会社

Inventor： 金大益 ,  金奉秀 ,  朴济民 ,  朴台镇 ,  黄有商

IPC: H01L27/02 ,  H01L23/528 ,  H01L21/768

Abstract: 提供了半导体器件。一种半导体器件包括衬底。该半导体器件包括在衬底上的堆叠结构。堆叠结构包括第一绝缘材料和在第一绝缘材料上的第二绝缘材料。该半导体器件包括从堆叠结构的第一绝缘材料的侧壁延伸到堆叠结构的第二绝缘材料的侧壁的一部分上的间隔物。此外，该半导体器件包括在间隔物上的导电线。还提供了形成半导体器件的方法。

公开(公告)号：CN107611126B

公开(公告)日：2022-12-27

申请号：CN201710541978.2

申请日：2017-07-05

Applicant: 三星电子株式会社

Inventor： 金大益 ,  金奉秀 ,  朴济民 ,  黄有商

IPC: H01L27/108

Abstract: 提供了一种半导体装置，所述半导体装置包括：基底；位线结构，位于基底上；第一接触结构，位于位线结构的侧壁上；第二接触结构，位于位线结构上并且跨过位线结构与第一接触结构分隔开；以及绝缘图案，位于位线结构与第一接触结构之间。第二接触结构覆盖位线结构的顶表面的至少一部分。绝缘图案包括从绝缘图案的与位线结构直接相邻的侧壁突出的突起。突起沿与基底的顶表面平行的第一方向突出。