-
公开(公告)号：CN110223981A
公开(公告)日：2019-09-10
申请号：CN201910488313.9
申请日：2019-06-05
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H01L27/088 , H01L21/8234
Abstract: 本发明提供一种柔性SOI器件结构及其制备方法，该结构自下而上依次包括：柔性衬底；第一背栅区、第二背栅区以及背栅间隔离部；绝缘埋层；位于绝缘埋层上方的第一有源区、第二有源区，以及器件隔离部，该第一、第二有源区分别包括：栅区、位于栅区下的体区、以及分别位于体区横向两端的源极和漏极；位于最上方的层间介质层；以及依次贯穿层间介质层、器件隔离部以及绝缘埋层的接触孔，接触孔中填充导电材料形成接触部，通过接触部对第一背栅区和第二背栅区施加偏压；其中，第一背栅区和第二背栅区通过背栅间隔离部彼此电隔离。本发明通过增加背栅间隔离部，实现背栅器件的独立调制，同时本发明还实现了该柔性SOI器件结构的柔性化制备。
-
公开(公告)号：CN110112095A
公开(公告)日：2019-08-09
申请号：CN201910339548.1
申请日：2019-04-25
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H01L21/768
Abstract: 本发明涉及一种集成结构的制备方法，包括以下步骤：S1，在半导体衬底上，经过单大马士革工艺首先形成包括第一铜互连线和第一介质层的单镶嵌式复合层；S2，通过等离子刻蚀去除部分第一介质层，露出第一铜互连线的顶部，第一铜互连线之间的第一介质层下沉形成第一介质层凹槽；S3，沿着第一介质层凹槽和凸起的第一铜互连线沉积覆盖层，形成第一凹槽式覆盖层。本发明还提供根据上述的制备方法得到的铜互连线与介质层集成结构。本发明通过凹槽式覆盖层形成集成结构，其中，铜互连线的顶部被更好地包覆了绝缘层，因此有效地降低了电场作用下，电流密度的尖端聚集效应，有效改善铜互连线顶端之间的电场强度分布。
-
公开(公告)号：CN108471309A
公开(公告)日：2018-08-31
申请号：CN201810145945.0
申请日：2018-02-12
Applicant: 中国科学院上海微系统与信息技术研究所
Abstract: 本发明涉及一种用于锁相环的锁定检测电路，所述锁相环包括输入分频器以及反馈分频器，所述锁定检测电路包括：两个输入缓冲器、三个数字锁定检测模块以及一多数表决器，其中，一个所述输入缓冲器接收由所述输入分频器提供的参考信号，并同时向三个所述数字锁定检测模块提供参考缓冲信号；另一个所述输入缓冲器接收由所述反馈分频器提供的反馈信号，并同时向三个所述数字锁定检测模块提供反馈缓冲信号；每个所述数字锁定检测模块将所述参考缓冲信号与反馈缓冲信号进行比较；所述多数表决器根据三个所述数字锁定检测模块的输出信号产生锁定检测信号。本发明具有灵活性强、抗单粒子效应等优点。
-
公开(公告)号：CN100342549C
公开(公告)日：2007-10-10
申请号：CN200310108977.7
申请日：2004-02-20
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H01L29/78 , H01L27/12 , H01L21/336 , H01L21/84
Abstract: 本发明提出了一种局部绝缘体上的硅(partial SOI)制作功率器件，一种横向扩散金属氧化物半导体晶体管(LDMOS)的结构及实现方法。这种局部SOI LDMOS器件的结构特征在于源端远离沟道区的下方无埋氧，有利于散热；源端和沟道区下方的埋氧是连续的而且具有同一厚度；漏端的埋氧与沟道区埋氧虽然连续，但是具有不同的厚度。这种结构克服了常规SOI器件的自热效应，而且提高了器件的击穿电压，降低了源漏电容，提高了器件的频率特性。
-
公开(公告)号：CN1193421C
公开(公告)日：2005-03-16
申请号：CN03115426.3
申请日：2003-02-14
Applicant: 中国科学院上海微系统与信息技术研究所
Abstract: 本发明提出了一种形成半导体衬底的方法，它是一种同时形成图形化埋氧和器件浅沟槽隔离的方法。其特征在于将图形化绝缘体上的硅(SOI)材料的制备工艺和半导体器件的浅沟槽隔离(STI)工艺结合起来；在形成STI的过程中完成图形化SOI材料的制备。主要工艺步骤包括依次包括在半导体衬底中光刻出将形成的SOI区域及其四周的沟槽；离子注入；高温退火；填充沟槽，CMP抛光，腐蚀Si3N4掩模等。本发明的方法消除了常规图形化SOI材料中体硅与掩埋绝缘层之间过渡区的应力，改善了图形化SOI材料的质量；同时减少了器件STI隔离的工艺步骤。
-
Patent Agency Ranking
公开(公告)号：CN1547236A
公开(公告)日：2004-11-17
申请号：CN200310109479.4
申请日：2003-12-17
Applicant: 中国科学院上海微系统与信息技术研究所
Abstract: 本发明涉及了一种将晶体管和碳纳米管场发射显示阵列集成在一起的结构，以及实现这种结构的方法。其特征在于将晶体管的漏同时作为碳纳米管场发射显示阵列的阴极，再在该漏上制作碳纳米管场发射显示阵列，以达到利用晶体管优良的电流控制特性来控制碳纳米管场发射显示阵列发射电流的目的。制备晶体管控制碳纳米管场发射显示阵列的方法，依次包括在基板上形成晶体管，然后在晶体管漏沉积发射阵列栅绝缘层和发射阵列的栅电极并刻蚀栅孔，最后沉积碳纳米管。采用本发明提供的方法所制作的场发射显示阵列能够使场发射显示器的发射电流稳定、均匀显示，并且发射电流可由晶体管精确控制。
-
公开(公告)号：CN118190975A
公开(公告)日：2024-06-14
申请号：CN202410269647.8
申请日：2024-03-11
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: G01N23/04 , G01N23/20008 , G01N1/28
Abstract: 本发明涉及一种异质界面的TEM制样方法，通过对机械手延伸的方法解决了现有技术存在的问题，能够精准控制机械手的延伸长度，延伸长度可在几至几十微米的范围内选择，本文中机械手延伸长度通过控制挖槽宽度和U切，利用机械手在空间旋转180°将延伸长条宽度变成机械手延伸长度，实现机械手延伸长度的精准控制。用延伸后的机械手进行TEM制样避免了因为高低差造成的无法取样，或裂片以后额外增加将界面打磨平整的步骤。本发明无需破真空和打磨操作，实现了高效率的TEM样品制备。
-
-
公开(公告)号：CN117040499A
公开(公告)日：2023-11-10
申请号：CN202310904329.X
申请日：2023-07-21
Applicant: 中国科学院上海微系统与信息技术研究所
Abstract: 本发明涉及一种动态比较器及其失调校准方法。所述动态比较器包括：控制模块，生成比较时钟信号和校准控制信号；电压比较模块，基于所述比较时钟信号比较输入电压的大小并输出电压比较结果，所述电压比较模块的输入电路包括第一输入管和第二输入管，所述第一输入管的门极与第一输入电压连接，所述第二输入管的门极与第二输入电压连接；失调校准模块，基于所述比较时钟信号和校准控制信号调节所述第一输入管和第二输入管的衬底偏置电压，对输入失调电压进行补偿。本发明能够小面积、低功耗的对失调电压进行校准，提高动态电压比较器的精度。
-
公开(公告)号：CN111739887B
公开(公告)日：2023-08-01
申请号：CN202010658676.5
申请日：2020-07-09
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H01L27/02
Abstract: 本发明提供一种基于晶闸管的静电保护单元及其并联结构，该静电保护单元包括：晶闸管及NMOS管；晶闸管包括：形成于N阱中的寄生PNP管、形成于P阱中的寄生NPN管，N阱及P阱相邻，寄生NPN管的集电极/基极形成的反向PN结为低反向击穿电压的反向PN结；寄生PNP管的发射极连接至阳极，基极通过N阱的寄生电阻连接至阳极；集电极连接至NPN管的基极，并通过P阱的寄生电阻连接至阴极；寄生NPN管的发射极连接至阴极，集电极通过N阱的寄生电阻连接至阳极；NMOS管形成于寄生NPN管一侧的P阱中，源极连接至阴极，漏极连接至阳极。本发明通过在晶闸管的寄生NPN管所在的P阱内增加NMOS管，在满足具有较低的触发电压及足够的电流能力的同时，有效解决了闩锁问题。
-
-
-
-
-
-
-
-
-
Search Results
123
records
(took 0.043 seconds)
