公开(公告)号：CN1293607C

公开(公告)日：2007-01-03

申请号：CN02121623.1

申请日：2002-05-31

Applicant: 株式会社半导体能源研究所

Inventor： 浅见勇臣 ,  一条充弘 ,  铃木规悦 ,  大沼英人 ,  米泽雅人

IPC: H01L21/205 ,  H01L21/00

Abstract: 通过使用促进半导体膜晶化的金属元素形成具有结晶结构的半导体膜，有效地除去残留在膜中的金属元素以减少元件中的偏差。基于作为形成吸取位的步骤的等离子体CVD法得到具有非晶结构的半导体膜，典型地，非晶硅膜，用甲硅烷、稀释有气体元素和氢作为起始气体，膜包含高浓度，或，具体地，1×1020/cm3-1×1021/cm3浓度的稀有气体元素，和1×1015/cm3-1×1017/cm3浓度的氟。

公开(公告)号：CN1652352A

公开(公告)日：2005-08-10

申请号：CN200510054408.8

申请日：1994-09-20

Applicant: 株式会社半导体能源研究所

Inventor： 小沼利光 ,  菅原彰 ,  上原由起子 ,  张宏勇 ,  铃木敦则 ,  大沼英人 ,  山口直明 ,  须泽英臣 ,  鱼地秀贵 ,  竹村保彦

IPC: H01L29/786 ,  H01L21/336 ,  H01L27/00 ,  H01L21/82

CPC classification number: H01L29/665 ,  H01L21/02145 ,  H01L21/02244 ,  H01L21/02258 ,  H01L21/31116 ,  H01L21/31144 ,  H01L21/31683 ,  H01L21/31687 ,  H01L21/321 ,  H01L27/124 ,  H01L27/127 ,  H01L29/458 ,  H01L29/66598 ,  H01L29/66757 ,  H01L29/78621 ,  H01L29/78627

Abstract: 本发明提供一种半导体器件，其特征在于，包括：具有绝缘表面的衬底；在所述衬底上包括硅的半导体膜，所述半导体膜包括沟道区；在所述半导体膜中的一对高电阻率区，所述沟道区介于所述一对高电阻率区之间，其中所述一对高电阻率区包括第一浓度的一种导电类型的杂质；在所述半导体膜中与所述一对高电阻率区相邻的一对杂质区，其中所述一对杂质区包括高于所述第一浓度的第二浓度的同样导电类型的杂质；在所述沟道区上的栅电极，栅绝缘膜介于其间，其中所述栅电极部分地与每个所述一对高电阻率区重叠，其中每个所述一对杂质区包括镍硅化物。

公开(公告)号：CN1652351A

公开(公告)日：2005-08-10

申请号：CN200510054405.4

申请日：1994-09-20

Applicant: 株式会社半导体能源研究所

Inventor： 小沼利光 ,  菅原彰 ,  上原由起子 ,  张宏勇 ,  铃木敦则 ,  大沼英人 ,  山口直明 ,  须泽英臣 ,  鱼地秀贵 ,  竹村保彦

IPC: H01L29/786 ,  H01L21/336 ,  H01L27/00 ,  H01L21/82

CPC classification number: H01L29/665 ,  H01L21/02145 ,  H01L21/02244 ,  H01L21/02258 ,  H01L21/31116 ,  H01L21/31144 ,  H01L21/31683 ,  H01L21/31687 ,  H01L21/321 ,  H01L27/124 ,  H01L27/127 ,  H01L29/458 ,  H01L29/66598 ,  H01L29/66757 ,  H01L29/78621 ,  H01L29/78627

Abstract: 本发明提供一种半导体器件的制造方法，包括下列步骤：在衬底上形成包括硅的半导体膜，所述半导体膜至少包括成为高电阻率区的第一区和成为漏区的第二区，在所述半导体膜上形成栅绝缘膜；在所述半导体膜上形成栅电极，所述栅绝缘膜介于其间，其中所述半导体膜的所述第二区从所述栅绝缘膜露出；形成覆盖所述半导体膜、所述栅绝缘膜及所述栅电极的金属膜，其中所述金属膜与所述半导体膜的所述第二区接触；通过向所述第一区掺入杂质，以第一浓度产生一种导电类型，形成所述高电阻率区；通过向所述第二区掺入杂质，以高于所述第一浓度的第二浓度产生所述一种导电类型，形成一个漏区；其中在所述第一区上不形成所述金属硅化物层。

公开(公告)号：CN1057401C

公开(公告)日：2000-10-11

申请号：CN94116165.X

申请日：1994-07-27

Applicant: 株式会社半导体能源研究所

Inventor： 张宏勇 ,  大沼英人 ,  竹村保彦

IPC: H01L21/20 ,  H01L21/324 ,  H01L21/00

CPC classification number: H01L21/02672 ,  H01L21/02532 ,  H01L21/02675 ,  H01L21/2022 ,  H01L21/3221 ,  H01L27/1277 ,  H01L29/66757 ,  Y10S148/004 ,  Y10S148/016 ,  Y10S148/06

Abstract: 将图形转移到经退火而结晶的硅膜上之后，经强射线短时间辐照使硅膜退火。具体地讲，在退火结晶工艺中，将促进结晶化的元素如镍掺入其内。用强射线辐照也使退火未结晶的区区结晶，形成致密的硅膜。在掺入促进结晶化的金属元素之后，在含卤化物的气氛中对退火而结晶的硅膜进行强射线辐照，完成光的短时间辐照。在卤化气氛中经强射线辐照或加热使硅膜表面氧化，在硅膜上形成氧化膜，然后腐蚀掉氧化膜。结果去掉硅膜中的镍。

公开(公告)号：CN1195879A

公开(公告)日：1998-10-14

申请号：CN98107732.3

申请日：1998-02-26

Applicant: 株式会社半导体能源研究所

Inventor： 山崎舜平 ,  大谷久 ,  大沼英人

IPC: H01L21/00

CPC classification number: H01L21/02672 ,  H01L21/02532 ,  H01L21/2022 ,  H01L21/3221 ,  H01L27/1277 ,  H01L29/66757 ,  H01L29/66765

Abstract: 采用其中利用镍使非晶硅膜结晶化的结晶性硅膜,获得特性稳定的TFT。利用掩膜109在111、112区域加速注入磷离子。通过施加加热处理,使113区域存在的镍向111、112区域吸杂。之后,对掩膜109侧腐蚀,获得115的图形。利用此图形115除去111、112的区域,再对113的区域制图。这样获得除去镍元素的116区域。再以此116区域作为有源层制备TFT。

公开(公告)号：CN102646600B

公开(公告)日：2015-01-14

申请号：CN201210102929.6

申请日：2006-05-19

Applicant: 株式会社半导体能源研究所

Inventor： 大沼英人 ,  永井雅晴 ,  纳光明 ,  坂仓真之 ,  小森茂树 ,  山崎舜平

IPC: H01L21/336

CPC classification number: H01L27/124 ,  H01L27/1214 ,  H01L27/1251 ,  H01L27/1288 ,  H01L27/14623 ,  H01L27/3244 ,  H01L29/78645

Abstract: 半导体设备及其制造方法。本发明的一个目的在于，在有限的面积中形成多个元件，以便减少由用于集成的元件占用的面积，使得可在诸如液晶显示设备和含有EL元件的发光设备的半导体设备中推动更高的分辨率(增加像素数量)、以小型化来减少每一显示像素的节距以及驱动像素部分的驱动电路的集成。对光刻过程应用配备有由衍射光栅图案或半透明薄膜构成并具有降低光强度的功能的辅助图案的光掩膜或标线，用于形成栅电极以便形成复杂栅电极。此外，可通过仅仅改变掩膜而无需增加处理的次数在同一衬底上形成具有上述多栅结构的顶栅TFT和具有单栅结构的顶栅TFT。

公开(公告)号：CN101728312B

公开(公告)日：2014-04-09

申请号：CN200910206589.X

申请日：2009-10-22

Applicant: 株式会社半导体能源研究所

Inventor： 大沼英人 ,  比嘉荣二

IPC: H01L21/762 ,  H01L21/84 ,  H01L23/00 ,  H01L27/12

CPC classification number: H01L21/76254

Abstract: 本发明提供一种SOI衬底及其制造方法，其目的在于提供具有优异的机械强度的SOI衬底及其制造方法。通过对单晶半导体衬底照射被加速的氢离子而在离单晶半导体衬底的表面有预定的深度的区域处形成脆化区域，夹着绝缘层贴合单晶半导体衬底和支撑衬底，加热单晶半导体衬底，以脆化区域为界线进行分离，从而在支撑衬底上夹着绝缘层形成半导体层，当对半导体层的表面照射激光，使半导体层的至少表层部熔融时，使氮、氧或碳中的至少一种固溶于半导体层。

公开(公告)号：CN101694836B

公开(公告)日：2012-10-31

申请号：CN200910211867.0

申请日：2005-11-29

Applicant: 株式会社半导体能源研究所

Inventor： 冈本悟 ,  藤井照幸 ,  大沼英人 ,  石塚章广

IPC: H01L21/768 ,  H01L23/52

CPC classification number: H01L27/124 ,  C23F1/20 ,  C23F1/26 ,  G02F1/136227 ,  G02F2001/13629 ,  H01L21/32134 ,  H01L21/32136 ,  H01L21/76838 ,  H01L21/76885

Abstract: 本发明的目标是提供包含具有优选形状的布线的半导体器件。在制造方法中，包含步骤：形成连接到元件的第一导电层并在该导电层上形成第二导电层；在该第二导电层上形成抗蚀剂掩模；使用该掩模进行干法蚀刻处理该第二导电层；并使用剩下的掩模进行湿法蚀刻来处理该第一导电层，其中在该干法蚀刻中，第二导电层的蚀刻速率高于第一导电层的蚀刻速率，且其中在该湿法蚀刻中，第二导电层的蚀刻速率等于或高于第一导电层的蚀刻速率。

公开(公告)号：CN102646600A

公开(公告)日：2012-08-22

申请号：CN201210102929.6

申请日：2006-05-19

Applicant: 株式会社半导体能源研究所

Inventor： 大沼英人 ,  永井雅晴 ,  纳光明 ,  坂仓真之 ,  小森茂树 ,  山崎舜平

IPC: H01L21/336

CPC classification number: H01L27/124 ,  H01L27/1214 ,  H01L27/1251 ,  H01L27/1288 ,  H01L27/14623 ,  H01L27/3244 ,  H01L29/78645

Abstract: 半导体设备及其制造方法。本发明的一个目的在于，在有限的面积中形成多个元件，以便减少由用于集成的元件占用的面积，使得可在诸如液晶显示设备和含有EL元件的发光设备的半导体设备中推动更高的分辨率(增加像素数量)、以小型化来减少每一显示像素的节距以及驱动像素部分的驱动电路的集成。对光刻过程应用配备有由衍射光栅图案或半透明薄膜构成并具有降低光强度的功能的辅助图案的光掩膜或标线，用于形成栅电极以便形成复杂栅电极。此外，可通过仅仅改变掩膜而无需增加处理的次数在同一衬底上形成具有上述多栅结构的顶栅TFT和具有单栅结构的顶栅TFT。

公开(公告)号：CN1912740B

公开(公告)日：2012-07-18

申请号：CN200610114953.6

申请日：2006-08-14

Applicant: 株式会社半导体能源研究所

Inventor： 大沼英人

IPC: G03F1/32 ,  G03F7/20 ,  H01L21/027

CPC classification number: H01L27/1288 ,  G03F1/28 ,  G03F1/32 ,  H01L27/1214 ,  H01L27/124 ,  H01L27/127 ,  H01L29/42384 ,  H01L29/458 ,  H01L29/66757 ,  H01L29/78621 ,  H01L29/78624 ,  Y10T428/24802

Abstract: 一种配备有半透明膜的能够形成抗蚀剂的曝光掩模，共中，端部处不形成凸出部分，且端部具有平缓的形状。在存在着相对于曝光光具有不同相位和透射率的第一区和第二区的曝光掩模中，相对于透过第一区与第二区的曝光光的相位差Δθ以及第二区对曝光光的透射率n，被定义为满足下列公式1。[公式1]因此，能够形成具有不同厚度的区域并在边缘处具有平缓形状的抗蚀剂。借助于用此抗蚀剂执行诸如刻蚀之类的工艺，能够以自对准的方式形成具有不同厚度的区域。