公开(公告)号：CN101393964B

公开(公告)日：2010-07-21

申请号：CN200710161138.X

申请日：2007-12-18

Applicant: 台湾积体电路制造股份有限公司

Inventor： 梁春升 ,  李自强 ,  杨富量

IPC: H01L45/00 ,  H01L27/24 ,  G11C11/56

CPC classification number: H01L45/12 ,  H01L45/06 ,  H01L45/1233 ,  H01L45/126 ,  H01L45/144 ,  H01L45/148 ,  H01L45/1625 ,  H01L45/1683

Abstract: 本发明公开一种包含相变化元件的存储装置及其形成方法，上述相变化元件具有：第一相变化层，具有第一平均晶粒尺寸；及第二相变化层，位于上述第一相变化层上。上述第一相变化层与上述第二相变化层为上述相变化元件的深度相关区，且上述第二相变化层具有不同于上述第一平均晶粒尺寸的第二平均晶粒尺寸。本发明能够减少初始复位电流并减少初始复位电流与后续复位电流之间的差距。

公开(公告)号：CN100580927C

公开(公告)日：2010-01-13

申请号：CN200610081846.8

申请日：2006-05-12

Applicant: 台湾积体电路制造股份有限公司

Inventor： 黄健朝 ,  杨富量

IPC: H01L27/04 ,  H01L27/092 ,  H01L29/78 ,  H01L21/822 ,  H01L21/8238 ,  H01L21/76 ,  H01L21/336

CPC classification number: H01L21/823412 ,  H01L21/823481 ,  H01L29/1037

Abstract: 一种具有挖除有源区域的半导体结构及其形成方法。半导体结构包括第一隔离结构和第二隔离结构，第一和第二隔离结构之间具有有源区域，第一和第二隔离结构具有小于85度的倾斜角的侧壁，设置在第一有源区域中的栅极介电层，栅极介电层从第一隔离结构延伸至第二隔离结构；栅极，设置在栅极介电层上，且栅极从第一隔离结构延伸至第二隔离结构；源/漏极区域，对准栅极的一侧壁，栅极与源/漏极区域位于挖除区域中；第二有源区域，其上表面高于第一有源区域的上表面至少100；附加栅极介电层，设置在第二有源区域里，附加栅极，设置在附加栅极介电层上；附加源/漏极区域，对准附加栅极的一侧壁。通过挖除有源区域以增加沟道宽度以及装置的驱动电流。

公开(公告)号：CN100550448C

公开(公告)日：2009-10-14

申请号：CN200610009081.7

申请日：2006-02-17

Applicant: 台湾积体电路制造股份有限公司

Inventor： 黄健朝 ,  杨富量

IPC: H01L33/00

CPC classification number: H05B33/10

Abstract: 本发明提供一种发光装置的形成方法与半导体发光装置，所形成的发光装置与使用互补金属氧化物半导体工艺的一控制电路集成，形成至少一发光装置的方法包括下列步骤：形成至少一设置于下电极之中或是上方的介电区，其中介电区包括多孔介电质或低密度介电质；将多个发光粒子注入至介电区中；以及形成至少一设置于介电区上的上电极。本发明所述发光装置的形成方法与半导体发光装置，增加了纳米微晶体的沉积效率，因此可改善发光装置的空穴移动率以及栅极介电层界面，且不需要增加工艺花费就可以轻易的将发光装置与控制电路集成。

公开(公告)号：CN100477277C

公开(公告)日：2009-04-08

申请号：CN200510089249.5

申请日：2005-07-28

Applicant: 台湾积体电路制造股份有限公司

Inventor： 杨富量 ,  杨育佳 ,  陈宏玮 ,  曹训志 ,  胡正明

IPC: H01L29/786 ,  H01L27/12 ,  H01L21/336 ,  H01L21/84

Abstract: 本发明提供一种半导体晶片及半导体装置的制造方法，具体为一种绝缘层上覆半导体的装置，包含覆于一绝缘层上的一硅主动层，上述硅主动层具有 的晶格方向。上述绝缘层是位于具有 结晶方向的一基底上。具有 取向的晶体管则形成于上述硅主动层上。

公开(公告)号：CN100449783C

公开(公告)日：2009-01-07

申请号：CN200510124395.7

申请日：2005-11-29

Applicant: 台湾积体电路制造股份有限公司

Inventor： 杨国男 ,  詹宜陵 ,  陈豪育 ,  杨富量 ,  胡正明

IPC: H01L29/78 ,  H01L21/336

Abstract: 一种具有体接触窗的鳍状场效应晶体管及其制造方法，该场效应晶体管包括鳍状通道、源极、汲极、体接触窗、闸介电层与闸极。源极与汲极与鳍状通道的两端相接，体接触窗位于鳍状通道的一侧并藉由导线与其相接。闸介电层覆在鳍状通道的表面，而闸极位于鳍状通道的另一侧，并跨越其上。该场效应晶体管的制造方法包括：形成绝缘层与半导体层，图案化半导体层以形成T形通道，同时形成源极、汲极与体接触窗分别于T形通道的三个端点上，源极与汲极位于T形通道的横向通道的相对两端点上。形成闸介电层于T形通道、源极、汲极与体接触窗上，形成导电层。图案化导电层以形成闸极跨越于T形通道的横向通道上，闸极与体接触窗分别位于T形通道的横向通道的两侧。

公开(公告)号：CN100385667C

公开(公告)日：2008-04-30

申请号：CN200410058065.8

申请日：2004-08-11

Applicant: 台湾积体电路制造股份有限公司

Inventor： 林俊杰 ,  李文钦 ,  杨育佳 ,  胡正明 ,  陈尚志 ,  杨富量 ,  王志豪

IPC: H01L27/088 ,  H01L27/105 ,  H01L21/8234 ,  H01L21/28 ,  H01L21/336

Abstract: 本发明提供一种集成电路及其制造方法，该集成电路的不同芯片区具有不同的栅介电质。该集成电路包括衬底、第一晶体管和第二晶体管。第一晶体管在第一栅极和衬底之间具有第一栅介电质，该第一栅介电质包括第一高介电常数材料和/或第二高介电常数材料，具有第一等效氧化硅厚度；第二晶体管在第二栅极和衬底之间具有第二栅介电质，该第二栅介电质包括第一高介电常数材料和/或第二高介电常数材料，具有第二等效氧化硅厚度，且该第二等效氧化硅厚度可以与第一等效氧化硅厚度不同。本发明提供的集成电路能在有效解决栅极漏电流问题的同时维持较好的开关速度。

公开(公告)号：CN101087001A

公开(公告)日：2007-12-12

申请号：CN200710003352.2

申请日：2007-02-02

Applicant: 台湾积体电路制造股份有限公司

Inventor： 黄健朝 ,  杨富量

IPC: H01L29/78 ,  H01L27/092

CPC classification number: H01L21/823807 ,  H01L21/823814 ,  H01L21/823864 ,  H01L29/1083 ,  H01L29/6656 ,  H01L29/7842

Abstract: 本发明提供一种金属氧化物半导体元件和半导体结构，包括一栅极堆叠位于半导体基底上方。一间隙壁衬层位于栅极堆叠的侧壁，且间隙壁衬层具有一部分位于基底上方。一间隙壁位于间隙壁衬层上方，PMOS元件的间隙壁较佳具有张应力，且NMOS元件的间隙壁较佳具有压应力。本发明所述的金属氧化物半导体元件和半导体结构，可分别于LDD区和袋型区产生局部应力，抑制了LDD区和袋型区掺杂物的扩散，减少了源极和漏极间的漏电流。

公开(公告)号：CN100340005C

公开(公告)日：2007-09-26

申请号：CN200410038130.0

申请日：2004-05-08

Applicant: 台湾积体电路制造股份有限公司

Inventor： 杨育佳 ,  杨富量 ,  胡正明

IPC: H01L29/78 ,  H01L21/336

CPC classification number: H01L29/785 ,  H01L21/84 ,  H01L27/1203 ,  H01L29/66795 ,  H01L29/78618 ,  H01L2029/7857

Abstract: 本发明是关于一种半导体组件、累积模式多重栅晶体管及其制造方法。本发明的半导体组件的结构包括：一累积模式(accumulation mode)多重栅晶体管，其中上述累积模式多重栅晶体管包括：至少一半导体鳍部，位于一绝缘层上，其中该半导体鳍部分别含有具有第一掺杂类型的一源极、一漏极以及一沟道区；一栅介电层，位于上述沟道区上；以及一多重栅电极，于上述栅介电层上。

公开(公告)号：CN1326250C

公开(公告)日：2007-07-11

申请号：CN03149259.2

申请日：2003-06-17

Applicant: 台湾积体电路制造股份有限公司

Inventor： 杨国男 ,  詹宜陵 ,  陈豪育 ,  邓凌思 ,  杨富量

IPC: H01L29/74 ,  H01L21/328 ,  H01L27/10 ,  H01L27/11 ,  H01L21/822

Abstract: 一种绝缘硅芯片的鳍状元件及其形成方法，该包鳍状元件包含：硅基材，覆盖于硅基材上的绝缘层，具有鳍状结构的晶闸管，且晶闸管的宽度能使其结构中形成一非耗尽区域，与栅极层。本发明的另一实施例包含硅基材，覆盖于硅基材的上绝缘层，具有鳍状结构的晶闸管，及部分覆盖于晶闸管宽度之上的栅极层，使晶闸管结构中间形成非耗尽区域。借此，本发明的鳍状元件具有降低半导体组件的短沟道效应尺寸，及改善SOI制造工艺鳍状元件完全耗尽的情况，使得晶闸管的操作速度更为加快，还能满足系统芯片的制造需求。

公开(公告)号：CN1320659C

公开(公告)日：2007-06-06

申请号：CN200410004260.2

申请日：2004-02-16

Applicant: 台湾积体电路制造股份有限公司

Inventor： 杨育佳 ,  杨富量

IPC: H01L27/12 ,  H01L27/092 ,  H01L29/04 ,  H01L29/786 ,  H01L21/84

CPC classification number: H01L27/1203 ,  H01L21/84

Abstract: 本发明揭示一种具有多方位的绝缘层上覆硅芯片。在单一绝缘层上覆硅芯片上形成有多种不同方位的孤立硅层，并且将P型晶体管设置于表面方位为(110)的孤立硅层上方，将N型晶体管设置于表面方位为(100)的孤立硅层上方。如此一来，P型晶体管会具有良好的电洞迁移率，N型晶体管会具有良好的电子迁移率。本发明更揭示该具有多方位的绝缘层上覆硅芯片的制造方法。