-
公开(公告)号：CN105702296B
公开(公告)日：2019-07-23
申请号：CN201610127480.7
申请日：2016-03-07
Applicant: 北京时代民芯科技有限公司 , 北京微电子技术研究所
Abstract: 一种单粒子加固FPGA的用户寄存器状态捕获电路，包括用户寄存器、晶体管M3、晶体管M4、SRAM存储单元、捕获信号产生电路，晶体管M3、晶体管M4放置在用户寄存器、SRAM存储单元之间，捕获信号产生电路产生输出信号CAPTURE，控制导通晶体管M3、晶体管M4导通，实现数据捕获回读。本发明状态捕获电路与现有技术相比，通过进行捕获回读操作，如果发现配置存储器阵列中存储的配置码流发生单粒子翻转，可以进行动态部分重配，如果配置存储器阵列中存储捕获用户寄存器状态的SRAM存储单元状态出现错误，可以对相应的逻辑进行复位处理，显著降低了FPGA芯片的单粒子翻转累积效应。
-
公开(公告)号：CN105808489B
公开(公告)日：2018-09-11
申请号：CN201610103943.6
申请日：2016-02-26
Applicant: 北京时代民芯科技有限公司 , 北京微电子技术研究所
Abstract: 本发明提供一种适用于SRAM型FPGA的LVDS接收器，该接收器由差分输入级、差分辅助级、差分增益级与输出缓冲级组成。差分输入级将输入差分电压信号转换为差分输入电流信号，差分输出级输出与差分输入级的输入信号同相和反相电压信号，差分辅助级接收反相输出信号，将其转换为差分辅助电流信号，差分输入电流与差分辅助电流合并输出到差分增益级，差分增益级将接收到的电流信号转换为电压信号并放大，然后通过输出缓冲级输出，差分辅助级、差分增益级与输出缓冲级组成反馈回路，当差分输入电压极性改变时，利用反馈作用加快接收器的状态切换，使接收器具有更高的工作速度。此外，由于使用了自偏置结构，本发明不需要额外的偏置电路，减少了电路成本。
-
公开(公告)号：CN105790755A
公开(公告)日：2016-07-20
申请号：CN201610109372.7
申请日：2016-02-26
Applicant: 北京时代民芯科技有限公司 , 北京微电子技术研究所
IPC: H03K19/177
CPC classification number: H03K19/17764 , H03K19/17708
Abstract: 一种单粒子加固的可编程用户寄存器电路，通过对传统锁存器采用双冗余互锁结构的电路实现用户寄存器的单粒子加固设计，在此基础上加入多模可编程控制开关使用户寄存器能够在多种工作模式间切换，采用了多电源多模控制器电路，在数据路径上使用用户逻辑电源，在可编程开关上使用多模开关控制电源能够完全消除双冗余互锁结构的单粒子加固设计和可编程开关产生的时序影响。本发明单粒子加固指标比传统寄存器提高3个数量级，并且可以实现边沿触发器、电平锁存器、同步/异步的置位/复位、数据保持等可编程功能，使用户在使用可编程用户寄存器时具有更高的灵活性、更好的时序性能和极高的抗单粒子加固指标。
-
公开(公告)号：CN105761746A
公开(公告)日：2016-07-13
申请号：CN201610080515.6
申请日：2016-02-04
Applicant: 北京时代民芯科技有限公司 , 北京微电子技术研究所
IPC: G11C11/413
CPC classification number: G11C11/413
Abstract: 本发明提出了一种单粒子加固FPGA分布式RAM的写入时序匹配电路，包包括与门、单粒子加固触发器、镜像单粒子加固静态随机访问存储器、n级延时链、n选1多路选择器、n位配置单元、反相器、传输门、单粒子瞬态滤波器、二选一选择器、查找表单粒子加固静态随机访问存储器及其配置单元。FPGA的WR和EN信号依次通过与门、单粒子加固触发器，得到选通信号，选通信号通过镜像单粒子加固静态随机访问存储器、n级延时链和n选1多路选择器组成的反馈回路。该电路可以自动测量分布式随机访问存储器所需的写入时间，并允许用户开启或关闭FPGA中单粒子瞬态滤波器时，通过编程n位配置单元的值调整数据写入分布式RAM的宽度，实现SRAM型FPGA单粒子设计加固后的时序匹配。
-
公开(公告)号：CN105356875A
公开(公告)日：2016-02-24
申请号：CN201510616844.3
申请日：2015-09-24
Applicant: 北京时代民芯科技有限公司 , 北京微电子技术研究所
IPC: H03K19/177
CPC classification number: H03K19/17728
Abstract: 本发明提出了一种单粒子加固FPGA的查找表电路，包括单粒子加固静态随机存储器模块DICE、二输入多路选择器MUX和缓存BUFF。可以实现具有可选锁存功能的多路选择器。通过配置相应的存储单元，该LUT可以用来实现一个具有锁存功能的多路选择器、不带锁存的多路选择器和正常的查找表。本发明在实现具有可选锁存功能的多路选择器时，能够极大减少单粒子加固FPGA使用中需要实现大规模多路选择器时逻辑资源的占用率，为单粒子加固FPGA用户在逻辑设计中实现大规模的多路选择器提供了更优的一种选择。
-
Patent Agency Ranking
公开(公告)号：CN103840823A
公开(公告)日：2014-06-04
申请号：CN201410051652.8
申请日：2014-02-14
Applicant: 北京时代民芯科技有限公司 , 北京微电子技术研究所
IPC: H03K19/177
Abstract: 本发明涉及基于JTAG接口的宇航FPGA通用刷新电路，该刷新电路设计有7个输入管脚、8个输出管脚，分别与PROM与FPGA的管脚连接，通过JTAG接口对SRAM型FPGA进行回读操作，确定FPGA型号并校验回读数据，若发生错误则从正确的数据源读取码流，从码流中截取有效部分，并通过JTAG接口将有效码流重新写入FPGA的内部配置位，从而完成配置存储器的刷新，通过本发明中的刷新电路，能够及时检测并纠正宇航用FPGA的单粒子翻转，消除宇航用FPGA发生空间单粒子翻转导致的功能故障，提高宇航FPGA空间应用可靠性。
-
公开(公告)号：CN103000548A
公开(公告)日：2013-03-27
申请号：CN201210516210.7
申请日：2012-11-30
Applicant: 北京时代民芯科技有限公司 , 北京微电子技术研究所
IPC: H01L21/66
Abstract: 一种利用FPGA芯片进行集成电路制造工艺缺陷检测的方法，包括如下步骤：(1)对FPGA芯片的配置存储器进行回读测试，获得配置存储器的测试数据；(2)检测测试数据，获得发生故障的配置存储器的坐标信息；(3)根据故障坐标信息，统计出子模块级别、芯片级别和圆片级别三种级别的故障分布图；(4)对三种级别下的故障分布图分别进行垒叠，获得故障点分布密度；(5)对分布密度均匀性进行检测，获得精确的工艺缺陷高发区域和可能原因。本发明利用FPGA芯片独特的设计结构和测试方法，能够迅速获得多个级别的故障分布密度图，快速定位缺陷区域和指向可能的工艺因素，提高了工艺缺陷的检测速度。
-
公开(公告)号：CN119298901A
公开(公告)日：2025-01-10
申请号：CN202411211963.6
申请日：2024-08-30
Applicant: 北京微电子技术研究所 , 北京时代民芯科技有限公司
IPC: H03K19/094 , H03K19/20 , H03K19/003
Abstract: 本发明公开了一种更少敏感节点的抗单粒子翻转锁存器电路结构，包括：时钟滤波电路、延时滤波电路、锁存电路和堆叠反相器电路。时钟滤波电路用于过滤时钟端的单粒子瞬态脉冲并向所述的锁存电路提供时钟信号。延时滤波电路用于过滤数据端单粒子瞬态脉冲并向所述的锁存电路提供输入信号。锁存电路用于实现数据传输与锁存，并维持锁存状态下单粒子辐射后输出信号正确状态与电平纠正。堆叠反相器电路用于提供反相信号。设计的锁存器电路可实现单粒子瞬态加固与单粒子瞬态脉冲过滤，电路敏感节点少，加固效果好且简单易实现。
-
公开(公告)号：CN119210404A
公开(公告)日：2024-12-27
申请号：CN202411202455.1
申请日：2024-08-29
Applicant: 北京微电子技术研究所 , 北京时代民芯科技有限公司
IPC: H03K3/013 , H03K3/356 , H03K19/003
Abstract: 本发明公开了一种自恢复的抗单粒子多位翻转锁存器电路结构，包括：时钟控制反相器电路、锁存单元、SEU监控单元、输出控制单元和反相器电路。第一时钟控制反相器电路的输出端接第一锁存单元的输入端和SEU监控单元的输入端；第二时钟控制反相器电路的输出端接第一锁存单元的输入端和SEU监控单元的输入端；第一锁存单元的输出端接SEU监控单元的输入端和输出控制单元的输入端；第三时钟控制反相器电路和第四时钟控制反相器电路的输出端分别接第二锁存单元的两个输入端；第二锁存单元的输出端接输出控制单元的输入端；SEU监控单元的输出端接输出控制单元的输入端。本发明具有良好的单粒子加固能力，可实现抗单粒子多位翻转加固。
-
公开(公告)号：CN118690621A
公开(公告)日：2024-09-24
申请号：CN202410377527.X
申请日：2024-03-29
Applicant: 北京微电子技术研究所 , 北京时代民芯科技有限公司
Abstract: 平面工艺的敏感区沉积能量叠层仿真标定方法，属于核物理和集成电路工艺技术领域，包括：首先根据实际平面工艺电路结构构建金属层、栅氧化层、沟道等不同结构的简化模型，并在敏感区域设置沉积能量的采集探针，接着采用钴源、电子、质子等粒子源对结构进行照射，读取探针的值，最后对数据进行处理获得预设敏感区域的平均剂量值。本发明能提供准确的敏感区域能量沉积评估值，而使用仿真构建模型可避免直接试验导致的复杂分析过程。同时对仿真模型进行模块化处理可简化模型构建过程，同时对关键模块的精细处理可以保证相对较高的测量精度。
-
-
-
-
-
-
-
-
-
Search Results
135
records
(took 0.057 seconds)
