一种单粒子加固FPGA分布式RAM的写入时序匹配电路

    公开(公告)号:CN105761746B

    公开(公告)日:2018-09-11

    申请号:CN201610080515.6

    申请日:2016-02-04

    Abstract: 本发明提出了一种单粒子加固FPGA分布式RAM的写入时序匹配电路,包包括与门、单粒子加固触发器、镜像单粒子加固静态随机访问存储器、n级延时链、n选1多路选择器、n位配置单元、反相器、传输门、单粒子瞬态滤波器、二选一选择器、查找表单粒子加固静态随机访问存储器及其配置单元。FPGA的WR和EN信号依次通过与门、单粒子加固触发器,得到选通信号,选通信号通过镜像单粒子加固静态随机访问存储器、n级延时链和n选1多路选择器组成的反馈回路。该电路可以自动测量分布式随机访问存储器所需的写入时间,并允许用户开启或关闭FPGA中单粒子瞬态滤波器时,通过编程n位配置单元的值调整数据写入分布式RAM的宽度,实现SRAM型FPGA单粒子设计加固后的时序匹配。

    一种单粒子加固的可编程用户寄存器电路

    公开(公告)号:CN105790755A

    公开(公告)日:2016-07-20

    申请号:CN201610109372.7

    申请日:2016-02-26

    CPC classification number: H03K19/17764 H03K19/17708

    Abstract: 一种单粒子加固的可编程用户寄存器电路,通过对传统锁存器采用双冗余互锁结构的电路实现用户寄存器的单粒子加固设计,在此基础上加入多模可编程控制开关使用户寄存器能够在多种工作模式间切换,采用了多电源多模控制器电路,在数据路径上使用用户逻辑电源,在可编程开关上使用多模开关控制电源能够完全消除双冗余互锁结构的单粒子加固设计和可编程开关产生的时序影响。本发明单粒子加固指标比传统寄存器提高3个数量级,并且可以实现边沿触发器、电平锁存器、同步/异步的置位/复位、数据保持等可编程功能,使用户在使用可编程用户寄存器时具有更高的灵活性、更好的时序性能和极高的抗单粒子加固指标。

    一种单粒子加固FPGA分布式RAM的写入时序匹配电路

    公开(公告)号:CN105761746A

    公开(公告)日:2016-07-13

    申请号:CN201610080515.6

    申请日:2016-02-04

    CPC classification number: G11C11/413

    Abstract: 本发明提出了一种单粒子加固FPGA分布式RAM的写入时序匹配电路,包包括与门、单粒子加固触发器、镜像单粒子加固静态随机访问存储器、n级延时链、n选1多路选择器、n位配置单元、反相器、传输门、单粒子瞬态滤波器、二选一选择器、查找表单粒子加固静态随机访问存储器及其配置单元。FPGA的WR和EN信号依次通过与门、单粒子加固触发器,得到选通信号,选通信号通过镜像单粒子加固静态随机访问存储器、n级延时链和n选1多路选择器组成的反馈回路。该电路可以自动测量分布式随机访问存储器所需的写入时间,并允许用户开启或关闭FPGA中单粒子瞬态滤波器时,通过编程n位配置单元的值调整数据写入分布式RAM的宽度,实现SRAM型FPGA单粒子设计加固后的时序匹配。

Patent Agency Ranking