知搜-全球专利检索

  1. 登录
  2. 注册

搜索结果

25 条记录 (耗时 0.012 秒)

    一种集成电路功耗测试系统和方法
    1.
    发明公开
    一种集成电路功耗测试系统和方法 无效

    公开(公告)号：CN105988079A

    公开(公告)日：2016-10-05

    申请号：CN201510091782.9

    申请日：2015-02-28

    申请人： 深圳市中兴微电子技术有限公司

    发明人： 方向明 ,  杨志炜

    IPC分类号： G01R31/3181

    CPC分类号： G01R31/3181

    摘要： 本发明公开了一种集成电路功耗测试系统，包括：上位机、功耗测试板和集成电路测试板；其中，上位机用于设置被测集成电路的电压数据和多个工作场景数据；功耗测试板用于根据所述电压数据输出电压至集成电路测试板，并输出所述多个工作场景数据至所述集成电路测试板；还用于同步采集所述每个工作场景下被测集成电路的电流数据，并计算所述每个工作场景下被测集成电路的功耗数据；集成电路测试板用于根据所述多个工作场景数据依次对每个工作场景进行测试，并在所述每个工作场景开始的时刻输出所述每个工作场景数据至所述功耗测试板。本发明还同时公开了一种集成电路功耗测试方法。

    电路装置及其测试和/或诊断方法
    2.
    发明公开
    电路装置及其测试和/或诊断方法 无效

    公开(公告)号：CN101147076A

    公开(公告)日：2008-03-19

    申请号：CN200580045915.3

    申请日：2005-12-19

    申请人： NXP股份有限公司

    发明人： 安德里斯·格鲁瓦茨 ,  弗雷德里希·哈克 ,  史蒂芬·艾亨勃格

    IPC分类号： G01R31/3181

    CPC分类号： G01R31/3181

    摘要： 为了进一步开发一种电路装置(100；100’)，尤其是应用电路，被设置为产生至少一个测试图案，以及一种用于测试和/或诊断电路装置(100；100’)的方法，确保了可靠的故障检测，提出可以借助至少一个测试图案重新建模/扩展元件(10、12、14；10’、12’、14’)把测试图案重新建模和/或扩展为至少一个可预置和/或确定性的测试矢量，至少一个测试图案重新建模/扩展元件(10、12、14；10’、12’、14’)被设置、尤其是被插入至少一个信号路径(50)上的至少一个、尤其是每一个分支点(52、54、56)的上游。

    一种NOR FLASH类芯片测试系统
    3.
    发明公开
    一种NOR FLASH类芯片测试系统 无效

    公开(公告)号：CN109541430A

    公开(公告)日：2019-03-29

    申请号：CN201811067323.7

    申请日：2018-09-13

    申请人： 深圳市卓精微智能机器人设备有限公司

    发明人： 张薄军 ,  姜胜林 ,  赵俊 ,  罗朝凤 ,  周元辰

    IPC分类号： G01R31/28 ,  G01R31/3181 ,  G01R19/00 ,  G11C29/56

    CPC分类号： G01R31/2851 ,  G01R19/0084 ,  G01R19/0092 ,  G01R31/3181 ,  G11C29/56

    摘要： 本发明公开了一种NOR FLASH类芯片测试系统，包括CPU模块、TTL接口模块、显示模块、功能选择模块、OS参数测试模块、IDD测试模块、FLASH功能测试模块、电平转换模块、系统电源模块和NAND FLASH芯片；CPU模块用于实现对系统中各个模块的功能实现及控制，从而实现对NOR FLASH类芯片的所有功能参数测试。本发明所述的一种NOR FLASH类芯片测试系统，由各种小型模块和机械手自动化设备组成，能够解决生产过程中通用测试设备自身体积大、控制程序繁琐、成本高等方面的不足，提高了芯片测试系统生产测试的灵活性，而且成本比较低，便于工作人员操作，缩短了芯片的生产周期，提高了生产效率，而且满足了并行和串行NOR FLASH类芯片的全面测试，带来更好的使用前景。

    半导体集成电路及其制造方法
    6.
    发明授权
    半导体集成电路及其制造方法 失效 转让

    公开(公告)号：CN1220264C

    公开(公告)日：2005-09-21

    申请号：CN02150247.1

    申请日：2002-11-06

    申请人： 富士通株式会社

    发明人： 坪井浩庆 ,  藤冈伸也

    IPC分类号： H01L27/00 ,  G11C29/00

    CPC分类号： G11C29/46 ,  G01R31/3181

    摘要： 当n次接收一个测试命令时，其中多种测试中的任何一种测试。在启动第一测试之后，每当接收小于n次的预定次数的测试命令时，启动或结束任何一种测试。被提供以启动或结束第二和后续测试的测试命令的次数可以小于启动第一测试的测试命令的次数。相应地，可以缩短第二和后续测试所需的时间。由于仅仅当n次接收该测试命令时才启动第一测试，因此没有由于噪声等等而导致意外地在正常模式中执行测试这样的情况。即，可以缩短测试时间而不降低集成电路的操作可靠性。特别地当执行连续多种测试时，可以获得显著效果。

    传感器模块
    7.
    发明公开
    传感器模块 无效

    公开(公告)号：CN107543563A

    公开(公告)日：2018-01-05

    申请号：CN201710480318.8

    申请日：2017-06-22

    申请人： 株式会社电装

    发明人： 伊藤正道 ,  三鸭一辉

    IPC分类号： G01D3/08

    CPC分类号： G01R19/16552 ,  G01R19/0084 ,  G01R23/02 ,  G01R31/282 ,  G01R31/3181

    摘要： 本发明涉及传感器模块。电路芯片(4)经由通信端子(19C、19D)连接到子单元(3)中的传感器芯片(2)，并且包括输出波形成电路(12)，其通过控制从ECU(5)提供的电源(VDD)的电压以升高输出信号的电压电平来执行通信。当由电压监测器(15)监测的电源(VDD)的电压升高到阈值以上时，控制电路(13)降低来自输出波形成电路(12)的信号的电压，从而防止在信号通信中使用的电源电压(VDD)的过高升高。

    FPGA中嵌入式DSP内乘法器的测试方法
    9.
    发明公开
    FPGA中嵌入式DSP内乘法器的测试方法 有权

    公开(公告)号：CN106019129A

    公开(公告)日：2016-10-12

    申请号：CN201610338155.5

    申请日：2016-05-22

    申请人： 复旦大学

    发明人： 来金梅 ,  张智倩 ,  王健

    IPC分类号： G01R31/3181 ,  G01R31/317

    CPC分类号： G01R31/31707 ,  G01R31/3181

    摘要： 本发明属于集成电路技术领域，具体为FPGA中嵌入式DSP内乘法器的测试方法。本发明包括一种乘法器压缩电路结构描述方式定义和自动产生最优测试向量集的方法，该向量集可以实现高故障覆盖率和低测试时间。针对给定编码方式和部分积压缩电路结构的乘法器，能自动提供一个最优的测试向量集。本发明能够很好的完成对FPGA中嵌入式DSP的测试，具有测试故障覆盖率高、成本低、可移植性好、通用性强等特点。

    测试状态呈现及异常索引系统与方法
    10.
    发明公开
    测试状态呈现及异常索引系统与方法 无效

    公开(公告)号：CN103678380A

    公开(公告)日：2014-03-26

    申请号：CN201210345567.3

    申请日：2012-09-17

    申请人： 鸿富锦精密工业(深圳)有限公司 ,  鸿海精密工业股份有限公司

    发明人： 孙正衡

    IPC分类号： G06F17/30

    CPC分类号： G01R31/2834 ,  G01R31/3181 ,  G06F11/3692 ,  G06F11/2268

    摘要： 一种测试状态呈现及异常索引系统，用于：设置测试参数、状态模板图样参数及各测试项目的测试时间容许值；按照测试参数测试待测物，并按照状态模板图样参数将测试状态以状态模板的形式进行显示；将所拍摄的状态模板与其对应的标准状态模板进行比较；当比较结果为不同时，判定该测试项目异常，记录并标记一个时间索引；当比较结果为相同时，将该测试项目的测试时间与其对应的测试时间容许值进行比较；当比较结果为超过时，判定该测试项目异常，记录并标记一个时间索引。本发明还提供一种测试状态呈现及异常索引方法。利用本发明，不仅可以图形的方式呈现测试状态，还可以自动判定测试结果。