-
公开(公告)号：CN116203886A
公开(公告)日：2023-06-02
申请号：CN202310250901.5
申请日：2023-03-15
Applicant: 北京时代民芯科技有限公司 , 北京微电子技术研究所
IPC: G05B19/042
Abstract: 本发明提供一种应用于FPGA的高安全电路设计，包括鉴权电路、回读译码电路、寄存器控制电路三个模块。鉴权电路将对FPGA的加密码流进行身份验证，若鉴权失败，将通过逻辑运算控制WBSTAR寄存器读出的值为预设的值；或在鉴权失败后，破坏针对WBSTAR寄存器回读的地址译码过程以使其回读地址错误。本发明根据FPGA配置及回读过程进行高安全设计，以鉴权结果控制回读地址译码过程或WBSTAR寄存器的读权限，保护FPGA的加密码流和数据，有效的防止了恶意码流注入和后门问题。
-
公开(公告)号：CN110931074A
公开(公告)日：2020-03-27
申请号：CN201911167032.X
申请日：2019-11-25
Applicant: 北京时代民芯科技有限公司 , 北京微电子技术研究所
Abstract: 一种用于抗单粒子翻转存储器的可选位宽纠检错电路，包括纠检错编码模块和纠检错解码模块；纠检错编码模块能够对11～64位宽的输入数据进行校验码编码操作，生成用于对数据进行纠检错的8位校验码，和输入数据一起输出给纠检错解码模块；纠检错解码模块对数据信号进行解码校验，当数据信号中存在一位错误时输出一位错误提示以及错误位置，并对错误进行纠正，当数据信号中存在两位错误时输出两位错误提示。本发明能够使用较少电路面积，在不占用过多的数据位宽前提下实现对11～64位数据的校验和纠检错，配合耐多位单粒子翻转的存储器结构实现对存储器抗单粒子翻转指标的提升，并可根据用户需求选择启用纠错和检错功能或只启用其中之一，实现更好的灵活性。
-
公开(公告)号：CN108712166A
公开(公告)日：2018-10-26
申请号：CN201810161906.X
申请日：2018-02-27
Applicant: 北京时代民芯科技有限公司 , 北京微电子技术研究所
IPC: H03K19/0185 , H03K19/0175
CPC classification number: H03K19/018507 , H03K19/017581
Abstract: 一种自适应电平转换电路，当高电压电源输出电压不低于设定阈值时，仅开启宽范围电平转换单元，当高电压电源输出电压低于设定阈值时，再开启加速电平转换单元，宽范围电平转换单元和加速电平转换单元分别控制输出驱动单元输出与输入数据A的逻辑对应的逻辑电压。通过使用宽范围电平转换单元与加速电平转换单元的结合来满足多种电源电压对电平转换电路的需求，通过使用电源电压比较器可以动态控制加速电平转换单元，来实现不同电源电压下自适应的电平转换能力。本发明与传统电平转换电路相比，能够提供更大的电源电压转换范围，同时在不同的电源电压环境下能够提供更高的转换速度。
-
公开(公告)号：CN105634454B
公开(公告)日：2018-07-06
申请号：CN201610108491.0
申请日：2016-02-26
Applicant: 北京时代民芯科技有限公司 , 北京微电子技术研究所
IPC: H03K17/22
Abstract: 一种适用于宇航用SRAM型FPGA的单粒子加固的上电复位电路，它内部包含电源VCC、三个相同的上电冗余模块、出错检测及冗余输出控制模块和三个可控输出缓冲器，出错检测及冗余输出控制模块可以检测出出错的上电冗余模块，并把上电冗余模块进行复位，清除单粒子效应的累积；出错检测及冗余输出控制模块可以控制可控输出缓冲器切断出错的上电冗余模块的输出，确保上电复位电路的输出正确。本上电复位电路清除了由单粒子翻转效应引起的错误累计现象，同时对模块输出进行控制，消除单粒子效应对输出的影响，实现显著的抗单粒子效应的能力。
-
公开(公告)号：CN103559161B
公开(公告)日：2016-02-10
申请号：CN201310439306.2
申请日：2013-09-24
Applicant: 北京时代民芯科技有限公司 , 北京微电子技术研究所
Abstract: 一种用于FPGA配置的总线多宽度转换电路，可以完成FPGA一位、二位、四位和八位宽度配置输入的总线宽度转换。该电路包括两个模块，一个是总线位宽转换模块；另一个模块是总线位宽转换模块的控制模块。一位、二位、四位或八位的配置数据通过四输入多路器组的选择，写入到8位的第一寄存器组，第一寄存器组写满后再移入8位的第二寄存器组，最后输出到八位配置总线上进行FPGA的配置。控制模块根据输入信号的宽度，使总线位宽转换模块把一位、二位、四位或八位位宽输入转换为八位位宽输入。通过该电路FPGA可以使用一位、二位、四位或八位的端口进行配置，增大了FPGA配置端口的灵活性。
-
Patent Agency Ranking
公开(公告)号：CN108023587B
公开(公告)日：2022-01-11
申请号：CN201711083475.1
申请日：2017-11-07
Applicant: 北京时代民芯科技有限公司 , 北京微电子技术研究所
IPC: H03K19/20
Abstract: 一种可编程配置逻辑块中的单粒子加固时钟控制电路及控制方法，摒弃传统的时钟控制电路，采用时序和LAT结构实现对行、列、数据信号的锁存和译码，并实现将使能信号与时钟信号同步，产生移位交叠时钟，控制数据的移位；在此基础上采用加固SRAM和加固RS触发器设计实现用户寄存器的抗单粒子加固功能，提高了时钟控制电路的抗单例子翻转的能力。本发明单粒子加固时钟控制电路电路中单粒子加固指标比传统寄存器提高3个数量级，使用户在使用可编程用户寄存器时具有更高的灵活性、更好的时序性能和极高的抗单粒子加固指标。
-
公开(公告)号：CN111025133A
公开(公告)日：2020-04-17
申请号：CN201911019101.2
申请日：2019-10-24
Applicant: 北京时代民芯科技有限公司 , 北京微电子技术研究所
IPC: G01R31/317 , G01R31/3181
Abstract: 本发明涉及一种二阶Booth编码Wallace树乘法器电路的测试方法：S1、获取乘法器结构；S2、生成用于测试部分积产生电路的测试向量集合；S3、生成用于部分积压缩电路的测试向量集合：遍历部分积压缩电路中所有的压缩器单元的所有输入，得到部分积阵列输出的集合；根据乘法器拓扑结构，将部分积阵列输出的集合中的每个部分积阵列输出转换成乘法器的原始输入，从而得到用于测试部分积压缩电路的测试向量集合；S4、对比用于部分积产生电路和部分积压缩电路的测试向量，去除重复的测试向量，得到最终的测试向量集输入到乘法器中进行测试验证；S5、采用伪随机码测试方法，对最终求和电路部分的测试。本发明采用较少的测试向量，实现较高的测试覆盖率。
-
公开(公告)号：CN103916122B
公开(公告)日：2017-02-01
申请号：CN201410086118.0
申请日：2014-03-10
Applicant: 北京时代民芯科技有限公司 , 北京微电子技术研究所
IPC: H03L7/099
Abstract: 一种应用于FPGA的可配置压控振荡器。该压控振荡器的核心部分为一个环形振荡器，该环形振荡器具有额外的数字控制信号用对振荡中心频率进行控制。利用FPGA的配置信息对控制信号进行配置，可以调节压控振荡器的中心频率，使得该压控振荡器的输出频率可以在极大的范围内连续调节。
-
公开(公告)号：CN105790755A
公开(公告)日：2016-07-20
申请号：CN201610109372.7
申请日：2016-02-26
Applicant: 北京时代民芯科技有限公司 , 北京微电子技术研究所
IPC: H03K19/177
CPC classification number: H03K19/17764 , H03K19/17708
Abstract: 一种单粒子加固的可编程用户寄存器电路，通过对传统锁存器采用双冗余互锁结构的电路实现用户寄存器的单粒子加固设计，在此基础上加入多模可编程控制开关使用户寄存器能够在多种工作模式间切换，采用了多电源多模控制器电路，在数据路径上使用用户逻辑电源，在可编程开关上使用多模开关控制电源能够完全消除双冗余互锁结构的单粒子加固设计和可编程开关产生的时序影响。本发明单粒子加固指标比传统寄存器提高3个数量级，并且可以实现边沿触发器、电平锁存器、同步/异步的置位/复位、数据保持等可编程功能，使用户在使用可编程用户寄存器时具有更高的灵活性、更好的时序性能和极高的抗单粒子加固指标。
-
公开(公告)号：CN105634454A
公开(公告)日：2016-06-01
申请号：CN201610108491.0
申请日：2016-02-26
Applicant: 北京时代民芯科技有限公司 , 北京微电子技术研究所
IPC: H03K17/22
CPC classification number: H03K17/22 , H03K17/223
Abstract: 一种适用于宇航用SRAM型FPGA的单粒子加固的上电复位电路，它内部包含电源VCC、三个相同的上电冗余模块、出错检测及冗余输出控制模块和三个可控输出缓冲器，出错检测及冗余输出控制模块可以检测出出错的上电冗余模块，并把上电冗余模块进行复位，清除单粒子效应的累积；出错检测及冗余输出控制模块可以控制可控输出缓冲器切断出错的上电冗余模块的输出，确保上电复位电路的输出正确。本上电复位电路清除了由单粒子翻转效应引起的错误累计现象，同时对模块输出进行控制，消除单粒子效应对输出的影响，实现显著的抗单粒子效应的能力。
-
-
-
-
-
-
-
-
-
Search Results
37
records
(took 0.058 seconds)
