-
公开(公告)号：CN105958995B
公开(公告)日：2019-04-02
申请号：CN201610267195.5
申请日：2016-04-27
Applicant: 北京时代民芯科技有限公司 , 北京微电子技术研究所
IPC: H03K19/177
Abstract: 一种快速启动FPGA的电路和方法，包括配置电路、优先配置可编程逻辑模块、非优先配置可编程逻辑模块，优先配置可编程逻辑模块额外还包括边界隔离电路。该FPGA电路架构的核心是改进FPGA内各类型的可编程逻辑单元的位置分布，将需要快速启动的逻辑资源集中放置，并使用边界隔离电路进行环绕，构成相对独立的优先配置可编程逻辑模块区，以实现特定可编程逻辑模块的快速配置、快速启动，快速进入工作状态；其它的可编程逻辑单元则构成非优先配置可编程逻辑模块区，在FPGA快速启动后再进行配置，使FPGA实现完整的逻辑功能。本发明极大减小整个电子系统上电后到进入可操作状态所需要的时间，在可广泛应用于宇航、航空、汽车等领域的电子系统中。
-
公开(公告)号：CN105958995A
公开(公告)日：2016-09-21
申请号：CN201610267195.5
申请日：2016-04-27
Applicant: 北京时代民芯科技有限公司 , 北京微电子技术研究所
IPC: H03K19/177
CPC classification number: H03K19/17776
Abstract: 一种快速启动FPGA的电路和方法，包括配置电路、优先配置可编程逻辑模块、非优先配置可编程逻辑模块，优先配置可编程逻辑模块额外还包括边界隔离电路。该FPGA电路架构的核心是改进FPGA内各类型的可编程逻辑单元的位置分布，将需要快速启动的逻辑资源集中放置，并使用边界隔离电路进行环绕，构成相对独立的优先配置可编程逻辑模块区，以实现特定可编程逻辑模块的快速配置、快速启动，快速进入工作状态；其它的可编程逻辑单元则构成非优先配置可编程逻辑模块区，在FPGA快速启动后再进行配置，使FPGA实现完整的逻辑功能。本发明极大减小整个电子系统上电后到进入可操作状态所需要的时间，在可广泛应用于宇航、航空、汽车等领域的电子系统中。
-
公开(公告)号：CN105760250B
公开(公告)日：2018-11-06
申请号：CN201610079915.5
申请日：2016-02-04
Applicant: 北京时代民芯科技有限公司 , 北京微电子技术研究所
Abstract: 一种具有码流纠检错功能的单粒子加固FPGA配置电路，包括总线接口电路、配置总线、配置寄存器、编码纠错电路、配置存储器阵列；总线接口电路解析配置比特码流得到配置寄存器地址、内部数据并通过配置总线送至对应配置寄存器，配置寄存器根据内部指令字进行读写、配置、纠错操作，编码纠错电路接收配置数据字后产生校验码，并送至配置存储器阵列，读取配置数据字、校验码并进行纠错，配置存储器阵列加载配置数据字及对应的校验码。本发明通过增加编码纠错电路，能够在配置完成后读取配置存储器阵列中配置数据字进行检错纠错，解决了SRAM型FPGA芯片在空间辐射环境中由于单粒子翻转容易引入逻辑错误的问题，具有较好的应用价值。
-
公开(公告)号：CN103000548B
公开(公告)日：2015-05-06
申请号：CN201210516210.7
申请日：2012-11-30
Applicant: 北京时代民芯科技有限公司 , 北京微电子技术研究所
IPC: H01L21/66
Abstract: 一种利用FPGA芯片进行集成电路制造工艺缺陷检测的方法，包括如下步骤：(1)对FPGA芯片的配置存储器进行回读测试，获得配置存储器的测试数据；(2)检测测试数据，获得发生故障的配置存储器的坐标信息；(3)根据故障坐标信息，统计出子模块级别、芯片级别和圆片级别三种级别的故障分布图；(4)对三种级别下的故障分布图分别进行垒叠，获得故障点分布密度；(5)对分布密度均匀性进行检测，获得精确的工艺缺陷高发区域和可能原因。本发明利用FPGA芯片独特的设计结构和测试方法，能够迅速获得多个级别的故障分布密度图，快速定位缺陷区域和指向可能的工艺因素，提高了工艺缺陷的检测速度。
-
公开(公告)号：CN111025133A
公开(公告)日：2020-04-17
申请号：CN201911019101.2
申请日：2019-10-24
Applicant: 北京时代民芯科技有限公司 , 北京微电子技术研究所
IPC: G01R31/317 , G01R31/3181
Abstract: 本发明涉及一种二阶Booth编码Wallace树乘法器电路的测试方法：S1、获取乘法器结构；S2、生成用于测试部分积产生电路的测试向量集合；S3、生成用于部分积压缩电路的测试向量集合：遍历部分积压缩电路中所有的压缩器单元的所有输入，得到部分积阵列输出的集合；根据乘法器拓扑结构，将部分积阵列输出的集合中的每个部分积阵列输出转换成乘法器的原始输入，从而得到用于测试部分积压缩电路的测试向量集合；S4、对比用于部分积产生电路和部分积压缩电路的测试向量，去除重复的测试向量，得到最终的测试向量集输入到乘法器中进行测试验证；S5、采用伪随机码测试方法，对最终求和电路部分的测试。本发明采用较少的测试向量，实现较高的测试覆盖率。
-
Patent Agency Ranking
公开(公告)号：CN105702296B
公开(公告)日：2019-07-23
申请号：CN201610127480.7
申请日：2016-03-07
Applicant: 北京时代民芯科技有限公司 , 北京微电子技术研究所
Abstract: 一种单粒子加固FPGA的用户寄存器状态捕获电路，包括用户寄存器、晶体管M3、晶体管M4、SRAM存储单元、捕获信号产生电路，晶体管M3、晶体管M4放置在用户寄存器、SRAM存储单元之间，捕获信号产生电路产生输出信号CAPTURE，控制导通晶体管M3、晶体管M4导通，实现数据捕获回读。本发明状态捕获电路与现有技术相比，通过进行捕获回读操作，如果发现配置存储器阵列中存储的配置码流发生单粒子翻转，可以进行动态部分重配，如果配置存储器阵列中存储捕获用户寄存器状态的SRAM存储单元状态出现错误，可以对相应的逻辑进行复位处理，显著降低了FPGA芯片的单粒子翻转累积效应。
-
公开(公告)号：CN103000548A
公开(公告)日：2013-03-27
申请号：CN201210516210.7
申请日：2012-11-30
Applicant: 北京时代民芯科技有限公司 , 北京微电子技术研究所
IPC: H01L21/66
Abstract: 一种利用FPGA芯片进行集成电路制造工艺缺陷检测的方法，包括如下步骤：(1)对FPGA芯片的配置存储器进行回读测试，获得配置存储器的测试数据；(2)检测测试数据，获得发生故障的配置存储器的坐标信息；(3)根据故障坐标信息，统计出子模块级别、芯片级别和圆片级别三种级别的故障分布图；(4)对三种级别下的故障分布图分别进行垒叠，获得故障点分布密度；(5)对分布密度均匀性进行检测，获得精确的工艺缺陷高发区域和可能原因。本发明利用FPGA芯片独特的设计结构和测试方法，能够迅速获得多个级别的故障分布密度图，快速定位缺陷区域和指向可能的工艺因素，提高了工艺缺陷的检测速度。
-
公开(公告)号：CN111025133B
公开(公告)日：2022-02-22
申请号：CN201911019101.2
申请日：2019-10-24
Applicant: 北京时代民芯科技有限公司 , 北京微电子技术研究所
IPC: G01R31/317 , G01R31/3181
Abstract: 本发明涉及一种二阶Booth编码Wallace树乘法器电路的测试方法：S1、获取乘法器结构；S2、生成用于测试部分积产生电路的测试向量集合；S3、生成用于部分积压缩电路的测试向量集合：遍历部分积压缩电路中所有的压缩器单元的所有输入，得到部分积阵列输出的集合；根据乘法器拓扑结构，将部分积阵列输出的集合中的每个部分积阵列输出转换成乘法器的原始输入，从而得到用于测试部分积压缩电路的测试向量集合；S4、对比用于部分积产生电路和部分积压缩电路的测试向量，去除重复的测试向量，得到最终的测试向量集输入到乘法器中进行测试验证；S5、采用伪随机码测试方法，对最终求和电路部分的测试。本发明采用较少的测试向量，实现较高的测试覆盖率。
-
公开(公告)号：CN105760250A
公开(公告)日：2016-07-13
申请号：CN201610079915.5
申请日：2016-02-04
Applicant: 北京时代民芯科技有限公司 , 北京微电子技术研究所
CPC classification number: G06F11/1012 , H03M13/19
Abstract: 一种具有码流纠检错功能的单粒子加固FPGA配置电路，包括总线接口电路、配置总线、配置寄存器、编码纠错电路、配置存储器阵列；总线接口电路解析配置比特码流得到配置寄存器地址、内部数据并通过配置总线送至对应配置寄存器，配置寄存器根据内部指令字进行读写、配置、纠错操作，编码纠错电路接收配置数据字后产生校验码，并送至配置存储器阵列，读取配置数据字、校验码并进行纠错，配置存储器阵列加载配置数据字及对应的校验码。本发明通过增加编码纠错电路，能够在配置完成后读取配置存储器阵列中配置数据字进行检错纠错，解决了SRAM型FPGA芯片在空间辐射环境中由于单粒子翻转容易引入逻辑错误的问题，具有较好的应用价值。
-
公开(公告)号：CN105702296A
公开(公告)日：2016-06-22
申请号：CN201610127480.7
申请日：2016-03-07
Applicant: 北京时代民芯科技有限公司 , 北京微电子技术研究所
Abstract: 一种单粒子加固FPGA的用户寄存器状态捕获电路，包括用户寄存器、晶体管M3、晶体管M4、SRAM存储单元、捕获信号产生电路，晶体管M3、晶体管M4放置在用户寄存器、SRAM存储单元之间，捕获信号产生电路产生输出信号CAPTURE，控制导通晶体管M3、晶体管M4导通，实现数据捕获回读。本发明状态捕获电路与现有技术相比，通过进行捕获回读操作，如果发现配置存储器阵列中存储的配置码流发生单粒子翻转，可以进行动态部分重配，如果配置存储器阵列中存储捕获用户寄存器状态的SRAM存储单元状态出现错误，可以对相应的逻辑进行复位处理，显著降低了FPGA芯片的单粒子翻转累积效应。
-
-
-
-
-
-
-
-
-
Search Results
32
records
(took 0.035 seconds)
