-
公开(公告)号：CN114582861B
公开(公告)日：2025-03-18
申请号：CN202210221675.3
申请日：2022-03-09
Applicant: 西安电子科技大学 , 北京微电子技术研究所 , 北京时代民芯科技有限公司
Abstract: 本发明公开了一种单粒子效应加固的印刷转移GaN/Ga2O3Cascode功率器件，低压增强型GaN HEMT的漏极Drain2和高压耗尽型Ga2O3FET的源极Source1相连通，低压增强型GaN HEMT的源极Source2和高压耗尽型Ga2O3FET的栅极Gate1相连通，低压增强型GaN HEMT和高压耗尽型Ga2O3FET之间连通的方式通过将各个外延片结构之间的相互印刷转移，形成单片集成。本发明采用上述结构的一种单粒子效应加固的印刷转移GaN/Ga2O3Cascode功率器件，实现新型的GaN与Ga2O3级联的增强型器件，降低航天系统的复杂度，提升器件的抗辐照能力，提高器件在宇航辐照环境应用下的单粒子烧毁阈值电压。
-
公开(公告)号：CN119521769A
公开(公告)日：2025-02-25
申请号：CN202411637136.3
申请日：2024-11-15
Applicant: 深圳大学
Abstract: 本发明涉及半导体器件领域，具体涉及一种共源共栅型常关氮化镓功率器件及其制备方法。共源共栅型常关氮化镓功率器件包括互联的金刚石MOSFET和耗尽型GaN JFET；耗尽型GaN JFET上设置有第一漏电极、若干第一栅极以及第一源极，金刚石MOSFET与耗尽型GaN JFET金属互联，金刚石MOSFET上设置有第二漏电极、第二栅极以及第二源极，若干第一栅极并联后与第二源极串联，第一源极与第二漏电极连通。本申请通过使用共源共栅结构，在更小的空间内实现低损耗金刚石MOSFET控制高压常开型氮化镓JFET的关断，在保持氮化镓材料优势的同时，有效增强了器件的散热性能，提升了器件的电学性能表现以及使用寿命。
-
公开(公告)号：CN119421482A
公开(公告)日：2025-02-11
申请号：CN202411589648.7
申请日：2024-11-08
Applicant: 厦门乾照光电股份有限公司
Abstract: 本发明提供了一种集成氮化镓及氧化镓功率芯片及其制备方法、电子设备，涉及半导体技术领域。集成氮化镓及氧化镓功率芯片中外延结构是将GaN层和Ga2O3层集成外延在同一衬底上，采用在GaN层上外延Ga2O3层的方法降低异质外延晶格失配，提升晶体质量。外延结构在第一区域上形成第一功能组件，以及在第二区域上形成第二功能组件，第一区域的表面为势垒层背离衬底一侧的表面，第二区域的表面为Ga2O3层背离衬底一侧的表面，实现将Ga2O3功率芯片和GaN功率芯片集成设置在同一衬底上的目的，减少引线互联和键合等工艺，可以进一步缩小宽禁带半导体功率系统的体积，避免分立芯片集成时引入寄生损耗、响应延迟和噪声等问题。
-
公开(公告)号：CN119342884A
公开(公告)日：2025-01-21
申请号：CN202411874823.7
申请日：2024-12-19
Applicant: 安徽大学 , 合肥晶合集成电路股份有限公司
Abstract: 本申请提供了一种半导体结构及其制备方法，涉及半导体技术领域，方法包括：提供设置有栅极结构的衬底；在栅极结构之间的衬底中形成第一沟槽；在第一沟槽内刻蚀形成西格玛沟槽，得到由第一沟槽和西格玛沟槽构成的连通沟槽；其中，西格玛沟槽的顶部宽度小于第一沟槽的底部宽度；在连通沟槽内进行锗硅外延生长，形成锗硅外延层，得到半导体结构；锗硅外延层中，第一外延层设置于连通沟槽的侧壁和底部；第二外延层设置于连通沟槽的中间区域，与第一外延层充满连通沟槽；第二外延层中硼原子浓度高于第一外延层中的硼原子浓度。本申请能够缓解由于第二外延层中硼原子向沟道扩散导致的漏电问题，提高器件性能。
-
Patent Agency Ranking
公开(公告)号：CN114582862B
公开(公告)日：2025-03-18
申请号：CN202210221722.4
申请日：2022-03-09
Applicant: 西安电子科技大学 , 北京微电子技术研究所 , 北京时代民芯科技有限公司
Abstract: 本发明公开了一种单片集成GaN/Ga2O3的Cascode增强型抗单粒子烧毁器件，包括Ga2O3FET结构和设置在所述Ga2O3FET结构右侧的GaN HEMT结构，Ga2O3FET结构和GaN HEMT结构均设置在衬底上，GaN HEMT结构和Ga2O3FET结构之间设置有第一钝化层；Ga2O3FET结构自下而上依次包括Ga2O3缓冲层和Ga2O3沟道层，Ga2O3沟道层的上方从左至右依次设置有第一源极、第一栅极和第一漏极；GaN HEMT结构自下而上依次包括AlN成核层、GaN缓冲层和AlGaN势垒层，AlGaN势垒层的上方从左至右依次设置有第二源极、p‑GaN层和第二漏极，p‑GaN层的上方设置有第二栅极。本发明采用上述结构实现了新型Ga2O3的增强型器件，降低了宇航系统的重量和复杂度，增加了器件的可靠性，提高了器件在宇航辐照环境应用下的单粒子烧毁阈值电压。
-
公开(公告)号：CN119342884B
公开(公告)日：2025-03-04
申请号：CN202411874823.7
申请日：2024-12-19
Applicant: 安徽大学 , 合肥晶合集成电路股份有限公司
Abstract: 本申请提供了一种半导体结构及其制备方法，涉及半导体技术领域，方法包括：提供设置有栅极结构的衬底；在栅极结构之间的衬底中形成第一沟槽；在第一沟槽内刻蚀形成西格玛沟槽，得到由第一沟槽和西格玛沟槽构成的连通沟槽；其中，西格玛沟槽的顶部宽度小于第一沟槽的底部宽度；在连通沟槽内进行锗硅外延生长，形成锗硅外延层，得到半导体结构；锗硅外延层中，第一外延层设置于连通沟槽的侧壁和底部；第二外延层设置于连通沟槽的中间区域，与第一外延层充满连通沟槽；第二外延层中硼原子浓度高于第一外延层中的硼原子浓度。本申请能够缓解由于第二外延层中硼原子向沟道扩散导致的漏电问题，提高器件性能。
-
公开(公告)号：CN118610165B
公开(公告)日：2025-02-28
申请号：CN202410742692.0
申请日：2024-06-11
Applicant: 湖北九峰山实验室
Abstract: 本发明提供了一种SiC JFET晶片上外延GaN HEMT高压器件的制备方法，方法包括：从斜切n+SiC衬底自下而上生长缓冲层和n‑SiC外延层，制作SiC外延片；在SiC外延片的表面处理形成P‑well和n+SiC的接触区域，制作SiC JFET结构；进行处理，形成外延石墨烯；在外延石墨烯的表面进行外延生长，得到SiC/GaN混合外延片；通过不包含P‑GaN帽层和包含P‑GaN帽层的SiC/GaN混合外延片分别流片制作SiC JFET和MIS‑凹栅HEMT HyFET器件、SiC JFET和P‑GaN HEMT HyFET器件。该方式避免了GaN HEMT外延层表面过于粗糙，进而提高材料迁移率和方阻品质。
-
公开(公告)号：CN119521759A
公开(公告)日：2025-02-25
申请号：CN202510088556.9
申请日：2025-01-21
Applicant: 江苏能华微电子科技发展有限公司
IPC: H10D84/40 , H10D84/08 , H03K17/687
Abstract: 本申请公开了一种级联型GaN功率器件，涉及半导体技术领域。该级联型GaN功率器件包括：GaN器件、Si MOS管和电阻；GaN器件的源极与Si MOS管的漏极连接；GaN器件的栅极与电阻的一端连接；电阻的另一端与Si MOS管的源极连接；GaN器件的漏极作为级联型GaN功率器件的漏极；Si MOS管的栅极作为级联型GaN功率器件的栅极；Si MOS管的源极作为级联型GaN功率器件的源极。本申请结构简单，且能改善EMI特性。
-
公开(公告)号：CN117525116B
公开(公告)日：2025-02-25
申请号：CN202311759748.5
申请日：2023-12-19
Applicant: 南京芯干线科技有限公司
IPC: H10D62/10 , H10D62/83 , H10D62/822 , H10D64/27 , H10D8/00 , H10D8/01 , H10D30/01 , H10D30/60 , H10D84/00 , H10D84/02 , H10D84/08
Abstract: 本发明涉及一种集成异质结二极管的MOSFET器件及制备方法，该器件包括自下而上依次设置的衬底层、外延层和电流分散层；还包括凸形结构，所述凸形结构位于电流分散层上端中部，其包括自下而上设置的凸起部和基部，凸起部设置为p‑shield层；基部包括第一单晶硅和第二单晶硅，第一单晶硅在宽度方向上位于p‑shield层的两侧对称设置，且与电流分散层接触；第二单晶硅位于所述凸形结构的顶部，所述第一单晶硅和第二单晶硅之间设置有氧化层；所述电流分散层上还设有P型基区、P型区、P型阱区和N型源区；本发明在沟槽栅拐角处集成异质结二极管，改善寄生体二极管的特性，降低开关损耗，提升开关速率，同时保持器件静态特性不受影响。
-
-
-
-
-
-
-
-
Search Results
9
records
(took 0.021 seconds)
