公开(公告)号：CN118352397A

公开(公告)日：2024-07-16

申请号：CN202410623080.X

申请日：2024-05-20

申请人： 南京芯干线科技有限公司

发明人： 李进吉 ,  傅玥 ,  孔令涛

IPC分类号： H01L29/78 ,  H01L29/06 ,  H01L21/336

摘要： 本发明涉及一种具有倾斜J‑FET区域的SiC MOS及制备方法；SiC MOS包括衬底、N‑漂移区、Pbody区和N+区；N‑漂移区设置于衬底的第一表面，Pbody区位于N‑漂移区上方且设置于两侧，两侧Pbody区之间形成J‑FET区；两侧Pbody区的宽度均在远离衬底的方向上递增，Pbody区用于形成J‑FET区的边侧为斜面或阶梯状，N+区位于Pbody区上方且与之接触；本发明通过多次离子注入使Pbody区和P+区的边侧形成斜面，J‑FET区具有倾斜边侧，减小原胞尺寸时不改变J‑FET区的宽度，进而不改变其电阻；通过漂移区电阻的下降控制整体导通电阻降低，减少器件的导通损耗。

公开(公告)号：CN117080077A

公开(公告)日：2023-11-17

申请号：CN202311250104.3

申请日：2023-09-25

申请人： 南京芯干线科技有限公司

发明人： 刘辉 ,  傅玥 ,  孔令涛

IPC分类号： H01L21/336 ,  H01L29/78

摘要： 本发明涉及一种MOSFET器件制备方法及MOSFET器件，所述制备方法包括在碳化硅N+衬底表面生长N型外延区并刻蚀形成外延层；淀积得到氮化镓层并通过自对准工艺依次形成P‑WELL层、N Source层和P‑PLUS层；刻蚀去除自对准工艺中用于定位而淀积的第一栅极多晶硅层和第一氧化层，随后淀积并刻蚀得到第二氧化层及第二栅极多晶硅层，完成MOSFET器件制备；本发明通过引入自对准工艺进行设计制备，替代多次光刻步骤，避免过多的光刻步骤引入杂质或缺陷，同时便于控制生产成本；通过自对准工艺制备P‑WELL层、N Source层和P‑PLUS层等区域时定位精度更高，提升器件性能及可靠性。

公开(公告)号：CN116741816A

公开(公告)日：2023-09-12

申请号：CN202310722366.9

申请日：2023-06-19

申请人： 南京芯干线科技有限公司

发明人： 徐吉 ,  傅玥 ,  孔令涛

IPC分类号： H01L29/423 ,  H01L29/78 ,  H01L29/16 ,  H01L21/336

摘要： 本发明涉及一种具有集成结构的碳化硅器件及其制备方法，包括：包括：N掺杂衬底；所述N掺杂衬底上方设有N掺杂漂移区；N掺杂衬底下方设有漏极金属；所述N掺杂漂移区上方设有N‑外延层；所述N‑外延层上方设有电流分散层；所述电流分散层左上方和右上方设有P+掺杂区；两侧所述P+掺杂区的内侧自上而下设有N+掺杂区和P‑掺杂区；所述电流分散层上方设有第一氧化层，所述第一氧化层为阶梯式结构，包括第一氧化层第一区和第一氧化层第二区。本发明采用具有阶梯结构的L型第一氧化层，提高了器件在反向工作时的栅氧可靠性，提高器件的击穿电压，集成的二极管在器件工作在第三象限时，会拥有更加快速的恢复时间。

公开(公告)号：CN113707624A

公开(公告)日：2021-11-26

申请号：CN202111113297.9

申请日：2021-09-18

申请人： 南京芯干线科技有限公司

发明人： 傅玥 ,  孔令涛

IPC分类号： H01L23/367 ,  H01L23/48 ,  H01L23/49 ,  H01L23/495 ,  H01L21/60

摘要： 本发明涉及一种氮化镓功率器件及其封装方法，包括：氮化镓芯片，其上设置有芯片门极、芯片源极和芯片漏极；引线框架，其位于氮化镓芯片的一侧，所述引线框架上的门极与所述芯片门极之间通过金属线连接，所述引线框架上的源极与芯片源极之间通过金属线连接，所述引线框架上的漏极与所述芯片漏极之间通过金属夹连接；壳体，其用于封装氮化镓芯片，所述金属夹包括封装部和散热部，所述封装部被封装在所述壳体内侧，所述散热部暴露在所述壳体外侧。其散热效果好，安全可靠，能够适用于中大功率领域。

公开(公告)号：CN118016717A

公开(公告)日：2024-05-10

申请号：CN202410164284.1

申请日：2024-02-05

申请人： 南京芯干线科技有限公司

发明人： 徐吉 ,  傅玥 ,  孔令涛

IPC分类号： H01L29/78 ,  H01L29/423 ,  H01L21/336

摘要： 本发明涉及一种具有集成结构的碳化硅器件及其制备方法，所述碳化硅器件包括N掺杂衬底、N掺杂外延层、电流扩展层、掺杂区、栅氧化层、第一栅极以及第二栅极；所述碳化硅器件采用阶梯式的栅氧结构，栅氧化层的厚度进行梯度设置，栅氧化层较厚的一侧能够提高器件在反向工作时的栅氧可靠性，提高器件的击穿电压；栅氧化层的另一侧能够控制开启电压，优化器件的功耗和开关速度；本发明还设置第二多晶硅作为第二栅极与电流扩展区接触，使器件并入异质结二极管，相较于并入普通的PN结二极管具有体积优势；本发明所提供的器件在第三象限(反向工作)时拥有更快加速的恢复时间，更小的恢复电流，器件能够在更高频率的工况下工作。

公开(公告)号：CN117497488B

公开(公告)日：2024-03-15

申请号：CN202311787430.8

申请日：2023-12-25

申请人： 南京芯干线科技有限公司

发明人： 刘辉 ,  傅玥 ,  孔令涛

IPC分类号： H01L21/8232 ,  H01L27/07 ,  H01L29/06

摘要： 本发明涉及一种集成JFET的MOS器件制备方法及MOS器件，属于半导体技术领域。包括：对外延层进行刻蚀，形成第一柱体、第二柱体和第一沟槽，在第一沟槽下方形成电流分散层；在电流分散层内靠近第一沟槽底壁一侧形成第一P‑区域，在第一P‑区域内靠近第一沟槽底壁一侧形成两个第一N‑区域；在两个第一N‑区域之间靠近第一沟槽底壁一侧形成第一P+区域；在两个第一N‑区域内靠近第一沟槽底壁一侧均形成第一N+区域以及第二P+区域；在第一沟槽内形成MOS器件的门极和源极，源极的底部与两个第一N+区域的顶部相接触。本申请在沟槽底部形成JFET区域提高了栅氧可靠性，降低了器件的漏电流，提高了器件的漏电性能和电气特性。

公开(公告)号：CN117525116A

公开(公告)日：2024-02-06

申请号：CN202311759748.5

申请日：2023-12-19

申请人： 南京芯干线科技有限公司

发明人： 刘辉 ,  傅玥 ,  孔令涛

IPC分类号： H01L29/06 ,  H01L29/16 ,  H01L29/165 ,  H01L29/423 ,  H01L29/78 ,  H01L29/861 ,  H01L21/329 ,  H01L21/336 ,  H01L27/06 ,  H01L27/07 ,  H01L21/82 ,  H01L21/8258

摘要： 本发明涉及一种集成异质结二极管的MOSFET器件及制备方法，该器件包括自下而上依次设置的衬底层、外延层和电流分散层；还包括凸形结构，所述凸形结构位于电流分散层上端中部，其包括自下而上设置的凸起部和基部，凸起部设置为p‑shield层；基部包括第一单晶硅和第二单晶硅，第一单晶硅在宽度方向上位于p‑shield层的两侧对称设置，且与电流分散层接触；第二单晶硅位于所述凸形结构的顶部，所述第一单晶硅和第二单晶硅之间设置有氧化层；所述电流分散层上还设有P型基区、P型区、P型阱区和N型源区；本发明在沟槽栅拐角处集成异质结二极管，改善寄生体二极管的特性，降低开关损耗，提升开关速率，同时保持器件静态特性不受影响。

公开(公告)号：CN117198876A

公开(公告)日：2023-12-08

申请号：CN202311392906.8

申请日：2023-10-25

申请人： 南京芯干线科技有限公司

发明人： 李进吉 ,  傅玥 ,  孔令涛

IPC分类号： H01L21/331 ,  H01L29/739

摘要： 本发明涉及一种集成GaN的IGBT器件制备方法及IGBT器件，包括：制作IGBT的正面结构，对硅晶圆的正面进行沟槽刻蚀，形成第一沟槽；在第一沟槽内生长栅极氧化层；在第一沟槽内进行多晶硅栅填充，形成gate电极；在第一沟槽的外侧进行离子注入，形成N型重掺杂区和形成P型体区；在硅晶圆上进行正面I LD氧化层生长，正面金属沉积并覆盖其表面，形成第二金属层，即发射极；将硅晶圆反转，在硅晶圆背面进行离子注入，形成P型集电极区，形成I GBT结构；在反转的硅晶圆表面生长GaN层和A l GaN层，形成A l GaN/GaN界面；进行背面金属沉积，形成第一金属层，即集电极。本发明使得I GBT器件使用中无需在外部电路中封装续流二极管，避免引入额外的寄生电感和寄生电阻，减少了封装面积。

公开(公告)号：CN116469841A

公开(公告)日：2023-07-21

申请号：CN202310341091.4

申请日：2023-03-31

申请人： 南京芯干线科技有限公司

发明人： 傅玥 ,  刘欢 ,  孔令涛

IPC分类号： H01L23/14 ,  H05K1/18 ,  H01L23/373

摘要： 本发明涉及一种氮化镓驱动器件及其封装方法、氮化镓驱动模块，所述氮化镓驱动器件包括安装载板和功率组件；所述安装载板包括第一表面和背离所述第一表面的第二表面，所述第二表面的全部区域设置为散热层，所述散热层的材质设置为金属；所述功率组件包括氮化镓晶体管和控制所述氮化镓晶体管的驱动电路；所述功率组件紧贴设置于所述第一表面；本发明通过金属散热层实现表面散热，并进行模块化氮化镓器件的驱动；相较于现有的表面贴氮化镓器件增大散热面积，既能够优化驱动效果减少寄生参数又具备较好的散热效果，稳定可靠，避免半导体器件的热失效。

公开(公告)号：CN115832057A

公开(公告)日：2023-03-21

申请号：CN202211613958.9

申请日：2022-12-15

申请人： 南京芯干线科技有限公司

发明人： 孔令涛 ,  徐吉 ,  傅玥

IPC分类号： H01L29/78 ,  H01L29/06 ,  H01L21/336

摘要： 本发明公开了一种碳化硅MOSFET器件以及制备方法，包括衬底；第一N型外延层设置在衬底上；第二N型外延层设置在第一N型外延层上；P型体区位于第二N型外延层的外侧并使第二N型外延层的内部区域成为N型漂移区；源极区设置在P型体区上方，源极区包括P型阱区、N型阱区，源极金属，P型阱区至少部分延伸至N型漂移区内；栅极区包括多晶硅栅极和栅极氧化层，多晶硅栅极至少部分投影在P型阱区和N型阱区上；漏极设置于衬底的背面；肖特基二极管，位于第二N型外延层的上方，并被栅极氧化层包围，使其与多晶硅栅极电性隔离。本发明得到的碳化硅MOSFET器件，功率损耗更低，效率更高，稳定性更强，体积小巧，具有良好的性能优势。