一种低漏电GaN肖特基二极管及其制备方法

    公开(公告)号:CN118248746A

    公开(公告)日:2024-06-25

    申请号:CN202410674491.1

    申请日:2024-05-29

    Abstract: 本发明属于肖特基二极管技术领域,具体涉及一种低漏电GaN肖特基二极管及其制备方法。本发明提供的低漏电GaN肖特基二极管,包括:衬底;设置在衬底上表面的N+GaN层,所述N+GaN层由一个平面层以及一体设置于所述平面层上的凸台构成;覆盖在凸台上表面的N‑GaN层;设置在N‑GaN层部分上表面、N‑GaN层侧壁、凸台侧壁、平面层部分上表面的P型GaN层;设置在N‑GaN层剩余上表面的肖特基电极;设置在平面层剩余上表面的欧姆电极;且P型GaN层与肖特基电极以及欧姆电极均不接触。本发明提供的低漏电GaN肖特基二极管能有效阻止侧壁的漏电通道,从而有效降低反向漏电流。

    一种高阈值增强型功率器件及其制备方法

    公开(公告)号:CN117855267B

    公开(公告)日:2024-06-21

    申请号:CN202410256650.6

    申请日:2024-03-07

    Abstract: 本发明公开一种高阈值增强型功率器件及其制备方法,涉及半导体器件制备领域;GaN缓冲层、GaN凹槽层和AlGaN层在Si衬底上由下至上依次外延生长而成;AlGaN层具有第一部分凹槽;p‑AlGaN层设置在第一部分凹槽内;钝化层覆盖AlGaN层和p‑AlGaN层的表面;栅电极放置在栅极凹槽;源电极放置在源极凹槽;源极凹槽从钝化层上的第一区域向下刻蚀至GaN凹槽层内部形成的;漏电极放置在漏极凹槽;漏极凹槽从钝化层上的第二区域向下刻蚀至GaN凹槽层的内部形成的;第一区域与第二区域不同。本发明能够提高功率器件的性能,实现大电流、高阈值电压的目的。

    一种增强型GaN功率器件及其制备方法

    公开(公告)号:CN118198123A

    公开(公告)日:2024-06-14

    申请号:CN202410619875.3

    申请日:2024-05-20

    Abstract: 本发明属于功率电子器件技术领域,具体涉及一种增强型GaN功率器件及其制备方法。本发明提供的增强型GaN功率器件包括:衬底,设置在衬底上表面的GaN层和AlGaN层,设置在AlGaN层上表面的P‑GaN岛,设置在AlGaN层上表面环绕P‑GaN岛且与P‑GaN岛相接触的第一NiO层,设置在P‑GaN岛上表面的第二NiO层;同时覆盖所述AlGaN层剩余上表面和第一NiO层上表面的钝化层,设置在所述第二NiO层上表面的栅极,与所述GaN层和所述AlGaN层欧姆接触的源极和漏极。本发明提供的增强型GaN功率器件提升了器件的跨导,同时减小了器件的电流崩塌效应,从而具有高响应的特点,具有潜在的应用前景。

    一种栅极漏电可调控的GaN功率器件及其制备方法

    公开(公告)号:CN116666438B

    公开(公告)日:2023-12-22

    申请号:CN202310944028.X

    申请日:2023-07-31

    Abstract: 本发明提供了一种栅极漏电可调控的GaN功率器件及其制备方法,涉及半导体器件技术领域。本发明在衬底上依次层叠生长缓冲层、势垒层和P‑GaN层;对所述P‑GaN层进行刻蚀,只保留栅极区域的P‑GaN层,将栅极区域的P‑GaN层刻蚀出若干凹槽,形成平面区域和凹陷区域,得到第一晶片;将所述第一晶片浸渍到四甲基氢氧化铵溶液中,取出后退火,得到第二晶片;在所述第二晶片上分别制作源极电极、栅极电极和漏极电极,得到栅极漏电可调控的GaN功率器件;所述栅极电极与P‑GaN层的平面区域和凹陷区域均接触。本发明通过调整平面区域和凹陷区域的面积比例,可以调节栅极的漏电大小,也可调整栅极的动态恢复性能。

    一种低损伤氮化镓肖特基二极管及其制备方法

    公开(公告)号:CN116387152A

    公开(公告)日:2023-07-04

    申请号:CN202310657781.0

    申请日:2023-06-06

    Abstract: 本发明涉及电学器件技术领域,尤其涉及一种低损伤氮化镓肖特基二极管及其制备方法。本发明提供的制备方法包括在衬底的表面依次沉积第一n+GaN层、AlN层和SiN层后,刻蚀掉部分SiN层和AlN层后,依次沉积第二n+GaN层和n‑GaN层,然后去除剩余的SiN层、AlN层以及SiN层表面的第二n+GaN层和n‑GaN层,裸露出部分第一n+GaN层;在裸露出的第一n+GaN层部分表面制备欧姆电极,在SiN层的部分表面制备肖特基电极后,在裸露出的第一n+GaN层剩余部分表面和所述SiN层的剩余部分表面制备钝化层,得到低损伤氮化镓肖特基二极管。该制备方法降低了所述低损伤氮化镓肖特基二极管的导通电阻。

    一种准垂直结构GaN肖特基势垒二极管及其制备方法

    公开(公告)号:CN115763247B

    公开(公告)日:2023-06-06

    申请号:CN202310101736.7

    申请日:2023-02-13

    Abstract: 本发明提供了一种准垂直结构GaN肖特基势垒二极管及其制备方法,属于二极管制备技术领域。本发明在蓝宝石衬底表面依次外延生长N+GaN层和N‑GaN层;在所述N‑GaN层表面低温生长非掺杂GaN层;所述GaN层不做任何掺杂;所述GaN层的厚度小于5nm;所述低温生长的温度为500~700℃;采用强碱性溶液对所述GaN层进行表面腐蚀,形成平整的GaN层;在所述平整的GaN层表面制作肖特基电极,在需要制作欧姆接触的区域,刻蚀N‑GaN层直至暴露出N+GaN层,在暴露出的N+GaN层表面制作欧姆电极,得到准垂直结构GaN肖特基势垒二极管。本发明制备的GaN SBD具有反向耐压高、正向导通电压低的优点。

    一种p-GaN增强型器件制备方法

    公开(公告)号:CN115579290A

    公开(公告)日:2023-01-06

    申请号:CN202211592150.7

    申请日:2022-12-13

    Abstract: 本发明公开一种p‑GaN增强型器件制备方法,涉及半导体器件制造技术领域,通过在第一层氮化镓铝层上方的p‑GaN以外的区域形成第二层氮化镓铝层,由于p‑GaN下方的第一层氮化镓铝层的厚度不能太厚,太厚会导致p‑GaN无法完全耗尽栅极下方的二维电子气,而第二层氮化镓铝层是覆盖在p‑GaN以外的区域,不在p‑GaN下方,因此在p‑GaN以外的区域,第二层氮化镓铝层可以提供更多的二维电子气,二维电子气浓度越高,器件的电流越大,从而提升了p‑GaN增强型器件的电流。本发明能够在不影响形成p‑GaN增强型器件的基础上提升器件的电流。

    一种GaN器件及其制备方法

    公开(公告)号:CN114975101A

    公开(公告)日:2022-08-30

    申请号:CN202210901999.1

    申请日:2022-07-29

    Abstract: 本发明涉及一种GaN器件及其制备方法,具体为半导体器件制造技术领域。所述方法包括在衬底上依次生长氮化镓缓冲层和第一氮化镓沟道层;在第一氮化镓沟道层上沉积一层钝化层;将第一氮化镓沟道层的目标区域上沉积的钝化层去除得到晶圆;在晶圆上依次生长第二氮化镓沟道层和氮化镓铝势垒层得到生长晶圆;使用湿法腐蚀的方法将生长晶圆中的钝化层以及钝化层上生长的第二氮化镓沟道层和氮化镓铝势垒层去除得到去除钝化层的晶圆;在去除钝化层的晶圆上设置源极金属、栅极金属和漏极金属得到GaN器件。本发明可避免对二维电子气侧壁的刻蚀损伤,同时又能使源极和漏极与二维电子气直接接触,进而使得器件的工作电流得到明显提升。

Patent Agency Ranking