-
公开(公告)号：CN105808489B
公开(公告)日：2018-09-11
申请号：CN201610103943.6
申请日：2016-02-26
Applicant: 北京时代民芯科技有限公司 , 北京微电子技术研究所
Abstract: 本发明提供一种适用于SRAM型FPGA的LVDS接收器，该接收器由差分输入级、差分辅助级、差分增益级与输出缓冲级组成。差分输入级将输入差分电压信号转换为差分输入电流信号，差分输出级输出与差分输入级的输入信号同相和反相电压信号，差分辅助级接收反相输出信号，将其转换为差分辅助电流信号，差分输入电流与差分辅助电流合并输出到差分增益级，差分增益级将接收到的电流信号转换为电压信号并放大，然后通过输出缓冲级输出，差分辅助级、差分增益级与输出缓冲级组成反馈回路，当差分输入电压极性改变时，利用反馈作用加快接收器的状态切换，使接收器具有更高的工作速度。此外，由于使用了自偏置结构，本发明不需要额外的偏置电路，减少了电路成本。
-
公开(公告)号：CN112564673A
公开(公告)日：2021-03-26
申请号：CN202011476192.5
申请日：2020-12-14
Applicant: 北京时代民芯科技有限公司 , 北京微电子技术研究所
IPC: H03K3/017
Abstract: 本发明涉及一种时钟占空比调整电路，属于FPGA内部时钟网络设计领域；包括缓冲器B100、2个粗调电路B110和细调电路B120；采用粗调电路与细调电路结合的方式使本发明有较大的调整范围，可以对更加恶劣的初始时钟信号进行调整；时钟占空比调整电路专为应用于FPGA器件设计，与其它的DCC电路相比，其具有更大的占空比调整范围，可以对非常恶劣的时钟(占空比小于20％或大于80％)进行调整。
-
公开(公告)号：CN107425844B
公开(公告)日：2020-09-11
申请号：CN201710581051.1
申请日：2017-07-17
Applicant: 北京时代民芯科技有限公司 , 北京微电子技术研究所
IPC: H03K19/1776 , H03K19/17736 , H03K23/64
Abstract: 本发明提供一种适用于SRAM型FPGA的可配置时钟缓冲器，包括可配置时钟N分频电路M21、时序匹配电路M23、配置存储器M22和多路器M24。配置存储器M22接收FPGA输入的配置信息，当分频数信息为N时，可配置时钟N分频电路M21对外部输入时钟信号CLKIN进行N分频，并将分频后的时钟信号输出给多路器M24，当分频数信息为1时，时序匹配电路M23对外部输入时钟信号CLKIN进行时序调整，使其与可配置时钟N分频电路M21输出的时钟信号边沿对齐，将调整后的时钟信号输出给多路器M24，多路器M24将时钟传输给FPGA。本发明可实现任意倍数的时钟分频，时钟上升沿的延时大小与分频数N无关。
-
公开(公告)号：CN111147050A
公开(公告)日：2020-05-12
申请号：CN201911330758.0
申请日：2019-12-20
Applicant: 北京时代民芯科技有限公司 , 中国航天时代电子有限公司 , 北京微电子技术研究所
IPC: H03K3/02 , H03K3/3565
Abstract: 一种抗单粒子加固的CML发送器，包括：数字三模处理模块、DR偏置模块、SR偏置模块、表决-延时-差分模块、输出上拉模块等模块。采用多模备份的方式对内部模块进行抗单粒子加固，可以保证空间应用的可靠性。此外，本发明的CML发送器的SlewRate是可控制的，可以改善信号质量，保证可靠的数据传输。
-
公开(公告)号：CN105808489A
公开(公告)日：2016-07-27
申请号：CN201610103943.6
申请日：2016-02-26
Applicant: 北京时代民芯科技有限公司 , 北京微电子技术研究所
CPC classification number: G06F13/4072 , G06F13/4286 , G06F2213/0002
Abstract: 本发明提供一种适用于SRAM型FPGA的LVDS接收器，该接收器由差分输入级、差分辅助级、差分增益级与输出缓冲级组成。差分输入级将输入差分电压信号转换为差分输入电流信号，差分输出级输出与差分输入级的输入信号同相和反相电压信号，差分辅助级接收反相输出信号，将其转换为差分辅助电流信号，差分输入电流与差分辅助电流合并输出到差分增益级，差分增益级将接收到的电流信号转换为电压信号并放大，然后通过输出缓冲级输出，差分辅助级、差分增益级与输出缓冲级组成反馈回路，当差分输入电压极性改变时，利用反馈作用加快接收器的状态切换，使接收器具有更高的工作速度。此外，由于使用了自偏置结构，本发明不需要额外的偏置电路，减少了电路成本。
-
Patent Agency Ranking
公开(公告)号：CN111010167B
公开(公告)日：2023-10-03
申请号：CN201911109126.1
申请日：2019-11-13
Applicant: 北京时代民芯科技有限公司 , 北京微电子技术研究所
Abstract: 本发明涉及一种用于高速接口电路的自适应电荷泵锁相环，包括锁相环路、辅助电路，所述辅助电路包括输入时钟缓冲器B101、时钟计数器B102、电压检测模块B106、低压差线性稳压器B107、偏置电路B108、与门G111、开关；本发明利用自适应电路结构提高锁相环路的稳定性、减小锁相环输出时钟信号的噪声，并且引入电压检测模块实时监测压控振荡器控制电压，如果压控振荡器工作在过高或过低的频率上，则使锁相环暂停工作，并将压控振荡器重置在合适的工作点上再重启锁相环，防止锁相环锁定在错误的频率点处。
-
公开(公告)号：CN112564673B
公开(公告)日：2023-08-29
申请号：CN202011476192.5
申请日：2020-12-14
Applicant: 北京时代民芯科技有限公司 , 北京微电子技术研究所
IPC: H03K3/017
Abstract: 本发明涉及一种时钟占空比调整电路，属于FPGA内部时钟网络设计领域；包括缓冲器B100、2个粗调电路B110和细调电路B120；采用粗调电路与细调电路结合的方式使本发明有较大的调整范围，可以对更加恶劣的初始时钟信号进行调整；时钟占空比调整电路专为应用于FPGA器件设计，与其它的DCC电路相比，其具有更大的占空比调整范围，可以对非常恶劣的时钟(占空比小于20％或大于80％)进行调整。
-
公开(公告)号：CN111147050B
公开(公告)日：2023-07-04
申请号：CN201911330758.0
申请日：2019-12-20
Applicant: 北京时代民芯科技有限公司 , 中国航天时代电子有限公司 , 北京微电子技术研究所
IPC: H03K3/02 , H03K3/3565
Abstract: 一种抗单粒子加固的CML发送器，包括：数字三模处理模块、DR偏置模块、SR偏置模块、表决‑延时‑差分模块、输出上拉模块等模块。采用多模备份的方式对内部模块进行抗单粒子加固，可以保证空间应用的可靠性。此外，本发明的CML发送器的SlewRate是可控制的，可以改善信号质量，保证可靠的数据传输。
-
公开(公告)号：CN111010167A
公开(公告)日：2020-04-14
申请号：CN201911109126.1
申请日：2019-11-13
Applicant: 北京时代民芯科技有限公司 , 北京微电子技术研究所
Abstract: 本发明涉及一种用于高速接口电路的自适应电荷泵锁相环，包括锁相环路、辅助电路，所述辅助电路包括输入时钟缓冲器B101、时钟计数器B102、电压检测模块B106、低压差线性稳压器B107、偏置电路B108、与门G111、开关；本发明利用自适应电路结构提高锁相环路的稳定性、减小锁相环输出时钟信号的噪声，并且引入电压检测模块实时监测压控振荡器控制电压，如果压控振荡器工作在过高或过低的频率上，则使锁相环暂停工作，并将压控振荡器重置在合适的工作点上再重启锁相环，防止锁相环锁定在错误的频率点处。
-
公开(公告)号：CN108388301A
公开(公告)日：2018-08-10
申请号：CN201810139148.1
申请日：2018-02-11
Applicant: 北京时代民芯科技有限公司 , 北京微电子技术研究所
IPC: G05F1/575
Abstract: 一种抗单粒子加固数字低压差线性稳压器。使用数字方式实现，其中包括控制电路、细调比较器电路、粗调比较器电路、状态译码电路、粗调移位链、中调移位链、细调移位链、保持移位环、保持移位环、传输晶体管阵列等模块。通过将供电过程分为粗调、中调、细调三个阶段解决响应速度、电源纹波等问题：粗调阶段的快速搜索可以将响应速度提高数倍；细调阶段最小化传输晶体管的标准宽长优化电源纹波；中调阶段为粗调与细调的过渡与缓冲。采用加固单元、系统加固等多种方式对电路进行抗辐射加固。
-
-
-
-
-
-
-
-
-
Search Results
18
records
(took 0.065 seconds)
