-
-
公开(公告)号：CN101419867A
公开(公告)日：2009-04-29
申请号：CN200810223906.4
申请日：2008-10-09
Applicant: 北京大学
CPC classification number: Y02E10/542 , Y02P70/521
Abstract: 本发明公开了一种染料敏化太阳能电池的纳米复合电极的制备方法，该方法包括：利用阳极氧化的方法首先在透明导电基底上制备TiO2纳米管阵列；然后在TiO2纳米管阵列表面涂布一层TiO2纳米颗粒的分散溶液；最后通过加热的方式使TiO2纳米颗粒与TiO2纳米管结合在一起，并且使分散溶液的溶剂挥发，得到染料敏化太阳能电池的半导体复合电极结构。由于在制备有序纳米管阵列结构的基础上，将TiO2纳米颗粒与TiO2纳米管结合，使相对于单一的纳米管阵列电极的表面积增加，可以吸附更多的染料，从而增加太阳能电池的光电效率；同时，纳米颗粒层可以作为透射过纳米管阵列光线的漫反射层，使得光线在管中传播时间更长，增大了激发染料的概率。
-
公开(公告)号：CN101281953A
公开(公告)日：2008-10-08
申请号：CN200810105176.8
申请日：2008-04-29
Applicant: 北京大学
Abstract: 本发明公开了一种具有稳定阻变特性的材料以及阻变存储器，属于半导体非挥发性存储器技术领域。该阻变材料为掺入了银的二氧化硅薄膜或掺入了银的氮化硅薄膜。阻变材料的Ag粒子会朝着电极的方向运动并在电极处堆积。只要外加电压不撤销，堆积的银粒子将越来越多并向另一端的电极延伸。当堆积的银粒子将两端电极连通的时候，阻变层就由高阻态转向了低阻态。因此，本发明阻变材料以Ag粒子运动组合的方式形成导电通道，使阻变材料的电阻转变的稳定性大幅提升。
-
公开(公告)号：CN101179095A
公开(公告)日：2008-05-14
申请号：CN200710177249.X
申请日：2007-11-13
Applicant: 北京大学
IPC: H01L29/78 , H01L29/51 , H01L21/336 , H01L21/28
Abstract: 本发明提供了一种实现存储器功能的场效应晶体管及其制备方法，属于半导体集成电路及其制造技术领域。该器件包括：源区、漏区和控制栅，控制栅采用栅叠层结构，其依次为底层—隧穿氧化层；中间层—阻变材料层，以及顶层—导电电极层。该场效应晶体管获得电可编程的多阈值功能，在栅极加相同的读电压时，源、漏电流不同，实现两个不同状态的信息存储或其他功能。利用本发明可构成多种新功能、高性能、高可靠性器件和电路，满足不同的电路功能应用；同时，既可以采用与传统的PN结源/漏结构的CMOS工艺兼容，也可与采用新型的肖特基结源/漏结构的CMOS工艺兼容，具有较大的工艺选择的灵活性。
-
公开(公告)号：CN101159314A
公开(公告)日：2008-04-09
申请号：CN200710176547.7
申请日：2007-10-30
Applicant: 北京大学
Abstract: 本发明提供一种电阻式随机存储器的存储单元及其制备方法，属非挥发性存储器件技术领域。该存储单元包括衬底和位于衬底之上的电阻器，该电阻器由底电极、顶电极和二者之间的绝缘体构成，所述绝缘体为纯的或掺杂其它金属元素的二氧化铈氧化物薄膜。其制备方法是采用溶胶－凝胶旋涂法、化学气相淀积、溅射等各种薄膜制备方法结合退火工艺，首先在衬底上制备导电薄膜作为底电极，再在其上制备纯的或掺杂的二氧化铈氧化物薄膜，最后在氧化物薄膜上制作导电的顶电极，形成了一具有优异稳态电阻转变和记忆特性的电阻式随机存储器的存储单元。
-
Patent Agency Ranking
公开(公告)号：CN101017720A
公开(公告)日：2007-08-15
申请号：CN200710001132.6
申请日：2007-01-19
Applicant: 北京大学
Abstract: 本发明提供一种室温铁磁掺钴氧化钛稀磁半导体材料的制备方法，属于新型半导体自旋电子器件材料制备领域。该方法首先将Ti氧化物和Co氧化物进行混合，采用固相烧结反应法制备CoxTi1－xO2材料，然后将CoxTi1－xO2材料压制成片，在含有氢气的气氛下进行退火处理，退火后的CoxTi1－xO2材料具有室温铁磁性。采用本发明制得的室温铁磁性的掺钴氧化钛稀磁半导体材料，可用于脉冲激光沉积以及反应溅射等方法制备室温铁磁性CoxTi1－xO2薄膜时的靶材，具有十分重要的研究价值和广阔的应用前景。
-
公开(公告)号：CN1964072A
公开(公告)日：2007-05-16
申请号：CN200610140390.8
申请日：2006-12-08
Applicant: 北京大学
IPC: H01L29/78 , H01L29/47 , H01L21/336 , H01L21/28
Abstract: 本发明提供了一种常规源端抬高漏端的肖特基势垒源漏MOS晶体管及其制作方法。所述MOS晶体管的源漏具有不对称结构，选择两种不同的金属材料，通过两次金属硅化反应，控制反应时间，可以获得高度不同的肖特基势垒源漏。通过选择不同的肖特基势垒组合，本发明的MOS晶体管还可以获得大的开关态电流比，或者是获得大的开态电流，同时尽可能的减小器件的关态漏电流。其制作工艺在与传统的MOSFET制作工艺保持完全兼容的同时，降低了工艺的复杂性，相较于先前的不对称肖特基势垒MOS晶体管的制作工艺，该制作方法具有自对准的特点，使得器件有望应用于亚50纳米尺度的集成电路生产。
-
公开(公告)号：CN1848293A
公开(公告)日：2006-10-18
申请号：CN200610011766.5
申请日：2006-04-21
Applicant: 北京大学深圳研究生院
IPC: G11C11/409 , G11C11/22
Abstract: 本发明提供一种铁电动态随机存储器单管单元阵列的编程方法，属于半导体集成电路设计和制造技术领域。该方法在对选中单元进行编程操作的过程中，对非选中单元的字线、位线和源线都施加禁止编程电压，使实现单管单元阵列结构可加的编程电压的范围进一步增大，从而获得更大的存储窗口，对铁电材料本身来说也更容易实现。
-
公开(公告)号：CN1215564C
公开(公告)日：2005-08-17
申请号：CN03137019.5
申请日：2003-05-29
Applicant: 北京大学
IPC: H01L27/112 , H01L27/115 , H01L21/8246 , H01L21/8247
Abstract: 本发明提供了一种半导体快闪存储器结构，为一MOS晶体管，其沟道区为一垂直于硅衬底的硅墙；沟道区左右两侧依次纵向排列隧穿介质层、浮栅、阻挡介质层、控制栅；分布在沟道区左右两侧的控制栅、浮栅相互自对准。本发明的快闪存储器的制备方法，作为沟道区的垂直硅墙是通过对SOI硅片上的硅膜进行光刻和刻蚀而形成；硅墙两侧的浮栅电极是通过对淀积的多晶硅膜进行各向异性刻蚀而形成，其形成不需任何光刻步骤；控制栅和浮栅的长度是由同一次光刻掩膜所确定，故自然形成相互自对准结构。本发明存储器结构与常规结构相比，栅长度在同等条件下可进一步显著减小，存储器具有更强的可缩小能力，更好的存储性能。
-
公开(公告)号：CN118569332B
公开(公告)日：2024-12-20
申请号：CN202410669696.0
申请日：2024-05-28
Applicant: 北京大学
IPC: G06N3/065 , G06N3/0495 , G11C11/54 , G06F15/78 , G06F7/544
Abstract: 本发明公开一种神经网络专用存内计算读出装置及其控制方法，涉及集成电路设计技术领域，电流传感电路依次进行电导转换、电流缩小和电流相减，得到处理后电流，积分触发电路基于处理后电流对积分电容进行积分，得到总电压，总电压为当前量化周期的处理后电流产生的积分电压和上一量化周期的残余电压的和值，同时产生正向计数脉冲或负向计数脉冲，双向计数器电路在接收到正向计数脉冲或负向计数脉冲时，令上一量化周期的计数值加1或减1，得到当前量化周期的计数值，并在当前量化周期为最后一个量化周期时，根据当前量化周期的计数值确定当前量化周期的激活值。本发明通过引入残余量累积功能来显著降低量化误差。
-
-
-
-
-
-
-
-
-
Search Results
286
records
(took 0.023 seconds)
