一种基于阻变器件的加法器电路

    公开(公告)号:CN102299692B

    公开(公告)日:2013-06-12

    申请号:CN201110179215.0

    申请日:2011-06-29

    Applicant: 北京大学

    Abstract: 本发明涉及半导体集成电路技术领域,公开了一种基于阻变器件的加法器电路。本发明利用具有多个阻态的阻变器件来构建加法器电路,减少了由进位信号产生的额外电路,减少电路实现面积和延时,降低电路成本;此外,经过简单的电路改动即可同时实现减法操作,具有极强的实用效果。本发明获得了性能良好的加法器电路并拓展了阻变器件的应用领域。

    基于忆阻器和薄膜晶体管的柔性存储器及多阻态的实现

    公开(公告)号:CN103022351A

    公开(公告)日:2013-04-03

    申请号:CN201210587179.6

    申请日:2012-12-28

    Applicant: 北京大学

    Abstract: 本发明公开了基于忆阻器和薄膜晶体管的柔性存储器及多阻态的实现,该柔性存储器包括串联的薄膜晶体管和忆阻器,薄膜晶体管的衬底为柔性衬底。该方法包括如下步骤:在忆阻器件的RESET过程中,对忆阻器件施加栅压,同时在薄膜晶体管的源端施加正偏压,并将忆阻器件的顶电极接地,使忆阻器件反偏进入最高阻态;将栅压依次减小,减小栅压的过程中始终将所述薄膜晶体管的源端接地,使得忆阻器件的顶电极正偏,进入忆阻器件的SET过程得到不同的阻值。本发明通过薄膜晶体管和忆阻器串联方式,解决了忆阻器的多级电阻态控制问题,同时,利用薄膜晶体管的低温工艺特点,可以使基于忆阻器和薄膜晶体管的存储器应用到柔性电子存储电路中。

    忆阻器件及其制备方法
    4.
    发明公开

    公开(公告)号:CN103022350A

    公开(公告)日:2013-04-03

    申请号:CN201210587167.3

    申请日:2012-12-28

    Applicant: 北京大学

    Abstract: 本发明公开了一种忆阻器件,包括衬底层,所述衬底层之上有多层隔离层,每两层隔离层之间包括一层忆阻单元,忆阻单元包括两层可动离子阻挡层和中间的平面电极层;还包括从最上层的隔离层刻蚀至最下层隔离层的顶电极刻蚀槽;所述顶电极刻蚀槽及最上层隔离层的表面覆盖有电解质层;所述顶电极刻蚀槽内设置有顶电极;还包括分别从最上层隔离层表面覆盖的电解质层刻蚀至各忆阻单元的平面电极层而形成的多个底电极。本发明并提供了制备该忆阻器件的制备方法。本发明提出的垂直结构的忆阻器件,简化了三维忆阻器件的工艺,同时采用可动金属离子阻挡层技术,有效解决可动离子污染问题。

    一种多阻态忆阻器
    5.
    发明公开

    公开(公告)号:CN102832343A

    公开(公告)日:2012-12-19

    申请号:CN201210348359.9

    申请日:2012-09-18

    Applicant: 北京大学

    Abstract: 本发明提供了一种多阻态忆阻器,包括:自下而上依次生成的底电极层、阻变层、顶电极层,其中底电极层和顶电极层用于与外部电源进行电连接,阻变层用于实现多阻态之间的转换;使多阻态忆阻器工作在单、双极两种操作方式下,不同阻值间的变化由顶电极上所加电压激励的方向和大小控制;通过本发明解决了多值存储中多阻态的稳定性和一致性问题,满足了多值存储的需要。

    多阻态阻变存储器及利用其实现多阻态的方法

    公开(公告)号:CN102306706A

    公开(公告)日:2012-01-04

    申请号:CN201110279718.5

    申请日:2011-09-20

    Applicant: 北京大学

    Abstract: 本发明涉及半导体制造技术领域,公开了一种多阻态阻变存储器,自上而下包括:顶电极、阻变层和底电极,其中所述阻变层为氧化物。本发明还提供了一种利用上述存储器实现多阻态的方法。本发明多阻态阻变存储器是一种基于SiO2材料的MIM结构的器件,在适当的操作方法下该器件可以产生多级电阻态,能够在一个单元内实现多位存储,且能提高存储器的存储密度。多阻态阻变存储器的阻变层采用基于SiO2的材料,具有工艺简单,与CMOS工艺兼容性好的优点。

    一种基于阻变器件的加法器电路

    公开(公告)号:CN102299692A

    公开(公告)日:2011-12-28

    申请号:CN201110179215.0

    申请日:2011-06-29

    Applicant: 北京大学

    Abstract: 本发明涉及半导体集成电路技术领域,公开了一种基于阻变器件的加法器电路。本发明利用具有多个阻态的阻变器件来构建加法器电路,减少了由进位信号产生的额外电路,减少电路实现面积和延时,降低电路成本;此外,经过简单的电路改动即可同时实现减法操作,具有极强的实用效果。本发明获得了性能良好的加法器电路并拓展了阻变器件的应用领域。

    阻变存储器的制备方法及阻变存储器

    公开(公告)号:CN102655211B

    公开(公告)日:2013-12-25

    申请号:CN201210084396.3

    申请日:2012-03-27

    Applicant: 北京大学

    Abstract: 本发明公开了一种阻变存储器的制备方法及阻变存储器,所述方法包括以下步骤:A:通过丝网印刷机将配置好的金属浆料氯铂酸印刷到衬底上,再经热处理得到金属字线;B:采用溶胶凝胶法制备金属氧化物浆料;C:采用丝网印刷机将配置好的金属氧化物浆料印刷到衬底和金属字线上,再经热处理得到阻变层;D:采用丝网印刷机将配置好的金属浆料氯铂酸印刷到阻变层上,经热处理得到金属位线。本发明中的制备方法采用溶胶凝胶与丝网印刷相结合的方法制造阻变存储器阵列,不需使用传统半导体制造工艺,因而降低了成本,其对工艺条件要求低,设备简单,工艺过程为低温过程,可与各种衬底材料和工艺兼容,且通过该方法制备的阻变存储器的特性和可靠性较好。

Patent Agency Ranking