公开(公告)号：CN105633002A

公开(公告)日：2016-06-01

申请号：CN201511019607.5

申请日：2015-12-29

Applicant: 中国科学院上海微系统与信息技术研究所

Inventor： 俞文杰 ,  刘强 ,  刘畅 ,  文娇 ,  王翼泽 ,  王曦

IPC: H01L21/762 ,  H01L27/12

CPC classification number: H01L21/76251 ,  H01L27/1207

Abstract: 本发明提供一种图形化绝缘体上硅衬底材料及其制备方法，所述图形化绝缘体上硅衬底材料包括：底层硅；绝缘层，结合于所述底层硅表面，且于对应于制备晶体管沟道的位置形成有凹槽，所述凹槽与底层硅之间保留有部分的绝缘层；顶层硅，结合于所述绝缘层表面。本发明通过在对应于制备晶体管沟道的绝缘层中制作凹槽，该凹槽与底层硅之间保留有部分的绝缘层，使得后续制备的晶体管沟道下方具有挖空区域。本发明结构及方法简单，可有效提高器件的可靠性，在半导体制造领域具有广泛的应用前景。

公开(公告)号：CN103187248B

公开(公告)日：2016-05-04

申请号：CN201110449534.9

申请日：2011-12-29

Applicant: 中国科学院上海微系统与信息技术研究所

Inventor： 姜海涛 ,  张苗 ,  狄增峰 ,  卞建涛 ,  王曦

IPC: H01L21/20 ,  H01L21/8238

Abstract: 本发明提供一种混合晶向绝缘体上锗晶片及器件的制备方法，通过在绝缘层上形成生长窗口在具有第一晶向的衬底上形成具有第二晶向的全局GOI，然后在具有第二晶向的衬底上形成具有第二晶向的Ge层，以制备出混合晶向绝缘体上锗晶片。在具有（100）晶向的Ge层制备NMOS器件，在具有（110）晶向的Ge层制备PMOS器件，在保证NMOS载流子迁移率的同时，大大地提高了PMOS载流子的迁移率，从而提高器件的整体驱动电流，降低了寄生电容，有利于电路集成度的提高。本发明工艺步骤简单，适用于半导体工业生产。

公开(公告)号：CN102790084B

公开(公告)日：2016-03-16

申请号：CN201110126382.9

申请日：2011-05-16

Applicant: 中国科学院上海微系统与信息技术研究所

Inventor： 狄增峰 ,  卞剑涛 ,  张苗 ,  王曦

IPC: H01L29/78 ,  H01L29/06 ,  H01L21/762 ,  H01L21/84

CPC classification number: H01L21/84 ,  H01L21/8258

Abstract: 本发明提供了一种锗和III-V混合共平面的SOI半导体结构及其制备方法。绝缘体上锗和III-V族半导体材料共平面异质集成的半导体结构包含至少一个形成在绝缘层上的锗衬底，而另一衬底是被形成在锗半导体上的III-V族半导体材料。形成该半导体结构的制备方法包括：制备全局绝缘体上锗衬底结构；在绝缘体上锗衬底结构上制备III-V族半导体材料层；进行第一次光刻，将图形化窗口刻蚀至锗层以形成凹槽；在所述凹槽中制备侧墙；采用选择性外延制备锗薄膜；进行化学机械研磨以获得锗和III-V族半导体材料共平面的异质集成半导体结构；去除侧墙及紧靠侧墙处的缺陷锗层部分；实现锗和III-V族半导体材料之间的隔离；通过形成MOS结构制备包含锗沟道PMOS和III-V沟道NMOS的高性能CMOS器件。

公开(公告)号：CN105374664A

公开(公告)日：2016-03-02

申请号：CN201510695855.5

申请日：2015-10-23

Applicant: 中国科学院上海微系统与信息技术研究所

Inventor： 欧欣 ,  黄凯 ,  贾棋 ,  王曦

IPC: H01L21/02

CPC classification number: H01L21/02392

Abstract: 本发明提供一种InP薄膜复合衬底的制备方法，包括步骤：提供InP衬底，所述InP衬底具有注入面，从所述注入面进行离子注入，在所述InP衬底的预设深度处形成缺陷层；然后提供支撑衬底，将经过离子注入的衬底的注入面与机械强度较高、密度较小的支撑衬底键合形成复合结构；最后将InP沿缺陷层分离，形成高机械强度衬底上的InP薄膜复合衬底。本发明通过离子注入与键合，可以形成具有高机械强度的InP薄膜复合衬底，薄膜中的位错密度明显低于异质外延的InP薄膜，并且可以从一片InP材料上循环分离出来很多薄膜，提高InP材料的利用率，降低InP耗材成本。利用低密度的支撑衬底可以降低整个复合衬底的重量，适合空间应用。

公开(公告)号：CN105088166A

公开(公告)日：2015-11-25

申请号：CN201510524327.3

申请日：2015-08-24

Applicant: 中国科学院上海微系统与信息技术研究所

Inventor： 欧欣 ,  贾棋 ,  黄凯 ,  王曦

IPC: C23C14/48 ,  C23C14/58

CPC classification number: C23C14/48 ,  C23C14/58

Abstract: 本发明提供一种相变型氧化钒材料及其制备方法，所述制备方法包括如下步骤：提供氧化钒基材，对所述氧化钒基材进行气体离子注入，得到具有预设相变温度的相变型氧化钒材料。后续可选择性地通过进一步退火来调整氧化钒中注入气泡的形成情况，进一步调整应力应变及相变温度。本发明的相变型氧化钒材料的制备方法步骤简单，工艺重复性好，灵活性强，通过改变气体离子的注入剂量，可以连续调节氧化钒的相变温度。同时，本发明兼容性好，可与其它相变温度方法相结合，实现更大的相变温度调节范围。本发明还可实现区域相变温度调节，为氧化钒器件的制备提供了一个新的方向。

公开(公告)号：CN104986722A

公开(公告)日：2015-10-21

申请号：CN201510275200.2

申请日：2015-05-26

Applicant: 中国科学院上海微系统与信息技术研究所 ,  德国亥姆霍兹德累斯顿罗森多夫研究中心

Inventor： 欧欣 ,  斯蒂芬·福斯柯 ,  贾棋 ,  王曦

IPC: B81C1/00 ,  B82Y40/00

CPC classification number: B81C1/00031 ,  B81C2201/0198 ,  H01L21/2633 ,  H01L21/302

Abstract: 本发明提供一种纳米图形化的方法，所制备结构单元具有周期性排列，所述纳米图形化方法包括以下步骤：提供至少由两种化学元素组成的单晶材料的衬底；对衬底或表面进行加热；利用离子束辐照衬底表面，在衬底表面产生空位。

公开(公告)号：CN103137546B

公开(公告)日：2015-06-24

申请号：CN201110384180.4

申请日：2011-11-28

Applicant: 中国科学院上海微系统与信息技术研究所

Inventor： 俞文杰 ,  张波 ,  赵清太 ,  狄增峰 ,  张苗 ,  王曦

IPC: H01L21/768 ,  H01L21/8248

Abstract: 本发明提供一种图形化全耗尽绝缘体上Si/NiSi2衬底材料及其制备方法，通过抬离（lift-on）技术制作图形化的金属Ni层，通过退火工艺使Ni层与Si衬底反应生成NiSi2，通过刻蚀工艺控制不同区域的顶层硅厚度，以合理选择用于制备双极电路和用于制备CMOS电路的顶层硅厚度。最后通过智能剥离工艺对其进行转移，以在传统SOI衬底的BOX层和顶层硅之间的部分区域插入一层金属硅化物NiSi2，代替常规SOI双极晶体管中的集电区重掺杂埋层，未插入NiSi2的区域用以制造MOS器件，从而达到减少双极电路所需的顶层硅厚度、简化工艺等目的。本发明的工艺简单，适用于大规模的工业生产。

公开(公告)号：CN104681055A

公开(公告)日：2015-06-03

申请号：CN201510107550.8

申请日：2015-03-11

Applicant: 中国科学院上海微系统与信息技术研究所

Inventor： 陈静 ,  何伟伟 ,  罗杰馨 ,  王曦

IPC: G11C7/06

Abstract: 本发明提供一种灵敏放大器，至少包括：电流隔离电路，用于隔离输入信号及输出信号；连接于所述电流隔离电路的电流放大电路，用于将输入电流放大，并输出相应电压信号；连接于所述电流放大电路的降压电路，用于对所述电流放大电路输出的信号进行降压；连接于所述降压电路的锁存电路，用于锁存所述降压电路输出的信号；连接于所述锁存电路的偏置电路，用于为所述锁存电路提供偏置。本发明的高速电流灵敏放大器不仅时序控制简单，而且有效缩短灵敏放大器读取时间，适于静态随机存储器电路设计，特别适于高速度设计。另外，基于0.13微米SOI CMOS工艺，其仿真结果显示：当灵敏放大器输出电压高电平为70％VDD时，所需时间为51pS。

公开(公告)号：CN102751184B

公开(公告)日：2015-05-06

申请号：CN201210254007.7

申请日：2012-07-20

Applicant: 中国科学院上海微系统与信息技术研究所

Inventor： 张苗 ,  母志强 ,  薛忠营 ,  陈达 ,  狄增峰 ,  王曦

IPC: H01L21/306

Abstract: 本发明提供一种降低Si表面粗糙度的方法，属于半导体领域，包括步骤：首先提供一至少包括SixGe1-x层以及结合于其表面的Si层的层叠结构，采用选择性腐蚀或机械化学抛光法去除所述SixGe1-x层，获得具有残留SixGe1-x材料的Si层粗糙表面，然后采用质量比为1∶3~6∶10~20的NH4OH: H2O2: H2O溶液对所述Si层粗糙表面进行处理，去除所述残留SixGe1-x材料，以获得光洁的Si层表面。本发明可以有效降低去除应变硅表面的SixGe1-x材料残余，降低应变硅表面的粗糙度，获得光洁的应变硅表面，为后续的器件制造工艺带来了极大的便利。本发明工艺简单，适用于工业生产。

公开(公告)号：CN103137537B

公开(公告)日：2015-04-15

申请号：CN201110383790.2

申请日：2011-11-28

Applicant: 中国科学院上海微系统与信息技术研究所

Inventor： 张波 ,  俞文杰 ,  赵清太 ,  狄增峰 ,  张苗 ,  王曦

IPC: H01L21/762 ,  H01L29/06

Abstract: 本发明提供一种图形化全耗尽绝缘体上Si/CoSi2衬底材料及其制备方法，通过抬离（lift-on）技术制作图形化的金属Co层，然后使Co层与Si衬底两次反应生成CoSi2，通过刻蚀工艺可以控制不同区域的顶层硅厚度，以合理选择用于制备双极电路和用于制备CMOS电路的顶层硅厚度。最后通过智能剥离工艺对其进行转移，以在传统SOI衬底的BOX层和顶层硅之间的部分区域插入一层金属硅化物CoSi2，代替常规SOI双极晶体管中的集电区重掺杂埋层，未插入CoSi2的区域用以制造MOS器件，从而达到减少双极电路所需的顶层硅厚度、简化工艺等目的。本发明的工艺简单，适用于大规模的工业生产。