-
公开(公告)号:CN105129788B
公开(公告)日:2017-06-27
申请号:CN201510599025.2
申请日:2015-09-18
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: C01B32/184
Abstract: 本发明提供一种水基ALD诱使的可逆N型石墨烯制备方法,包括步骤:首先,提供一衬底,在所述衬底表面形成石墨烯层;然后将生长有所述石墨烯层的衬底置于ALD腔体中,并将所述ALD腔体温度升至设定值,并通入至少一个循环的去离子水,提高吸附在所述石墨烯层表面的H2O/O2分子对中H2O的浓度,从而使H2O/O2分子对中O2的浓度相对降低,形成N型石墨烯层。本发明的水基ALD诱使的可逆N型石墨烯制备方法,不会破坏石墨烯晶体结构,易于硅基集成,简单高效,且该法制备的N型石墨烯层具有可逆性,在高温退火下可被修复形成P型石墨烯层或本征石墨烯层。
-
公开(公告)号:CN105680107A
公开(公告)日:2016-06-15
申请号:CN201610150614.7
申请日:2016-03-16
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H01M10/42 , H01L27/02 , H01L27/092
CPC classification number: H01L27/02 , H01L27/092 , H01M10/42
Abstract: 本发明提供一种基于SOI工艺的电池管理芯片电路,所述电池管理芯片电路包括高压多路选通器MUX、电压基准电路、Sigma-delta ADC(包括模拟调制器以及数字滤波器)、SPI通讯电路、以及功能控制电路与电压值寄存器。所述电池管理芯片电路为基于SOI高压工艺集成,尤其是所述电池管理芯片电路采用的高压MOS管为基于SOI工艺的高压MOS器件单元。另外,本发明重点突出了高压多路选通器MUX与Sigma-delta ADC的接口电路-斩波电路的设计,以阐述本发明采用SOI工艺设计与流片时会带来电路设计难度降低以及版图面积减小等诸多优势。
-
公开(公告)号:CN103700660A
公开(公告)日:2014-04-02
申请号:CN201310676287.5
申请日:2013-12-11
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H01L27/092 , H01L21/8238 , B82Y10/00
Abstract: 本发明涉及一种全环栅CMOS场效应晶体管和制备方法,主要包括硅或SOI衬底和n型及p型高迁移率材料的无转移集成,设计三维多层高迁移率材料的结构及其外延生长,制备横向三维p型和n型单片集成纳米线阵列,得到全环栅CMOS场效应晶体管。本发明能够更好的满足10nm以下技术节点对器件性能提出的更高要求。
-
公开(公告)号:CN102201404B
公开(公告)日:2013-03-27
申请号:CN201110124788.3
申请日:2011-05-16
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H01L27/02 , H01L21/762
Abstract: 本发明公开了一种基于SOI的ESD保护器件及其制作方法。该ESD器件结构包括:SOI衬底,位于SOI衬底上的N阱区和P阱区,位于所述N阱区之上的阳极接触端以及位于所述P阱区之上的阴极接触端,其中,所述N阱区和P阱区之间形成横向的PN结,在所述PN结之上设有场氧区。本器件可以在ESD来临时,及时的泄放ESD电流,避免栅氧击穿或者大电流流入电路内部,造成电路损伤。可以通过调节器件参数来调整器件的触发电压和维持电压,使其可以用于不同内部电压的电路保护,避免功率局部集中。能够在HBM(人体模型)中实现抗ESD电压达到2KV以上,达到了目前人体模型的工业标准。
-
公开(公告)号:CN102184849B
公开(公告)日:2013-03-20
申请号:CN201110106410.0
申请日:2011-04-27
Applicant: 中国科学院上海微系统与信息技术研究所
CPC classification number: H01L29/7781 , H01L29/1606 , H01L29/517
Abstract: 本发明提供一种石墨烯基场效应晶体管的制备方法,包括:提供半导体衬底,所述半导体衬底上具有石墨烯层,所述石墨烯层未经功能化处理;利用在所述石墨烯层表面物理吸附的水作为氧化剂与金属源反应生成金属氧化物薄膜,作为成核层;利用所述成核层,利用水作为氧化剂与铪源反应,在所述石墨烯层上生成HfO2栅介质层。相较于现有技术,本发明技术方案主要是利用物理吸附在石墨烯表面上的水作为氧化剂与金属源反应生成作为成核层的金属氧化物层,从而在后续采用原子层沉积工艺在石墨烯表面制备出均匀性和覆盖率较高的高质量HfO2栅介质薄膜,而不会在石墨烯晶格中引入会降低石墨烯基场效应晶体管性能的缺陷。
-
公开(公告)号:CN102969244A
公开(公告)日:2013-03-13
申请号:CN201210533291.1
申请日:2012-12-11
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H01L21/331 , H01L29/739
Abstract: 本发明提供一种SJ-IGBT器件结构及其制作方法,包括以下步骤:提供一衬底;在该衬底上形成漂移区并在该漂移区预设源端和漏端;提供一设有若干第一窗口的第一掩膜版,所述第一窗口的宽度沿源端到漏端方向依次增大;自上述第一窗口向所述漂移区进行N型离子注入;退火,在该漂移区形成离子浓度呈线性增加的N型漂移区;提供一设有若干第二窗口的第二掩膜版;自该第二窗口向所述N型漂移区进行P型离子注入,P型柱区离漏极区有一定距离,退火后形成间隔的P柱和N柱;最后形成沟道、源区、漏区和栅区域。本发明使N柱的浓度从源端到漏端逐渐增加,消除漂移区剩余电荷,由于P柱离漏极有一定的距离,因此降低了漂移区电荷不平衡对器件性能的影响,提高可靠性。
-
公开(公告)号:CN1560925A
公开(公告)日:2005-01-05
申请号:CN200310108977.7
申请日:2004-02-20
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H01L29/78 , H01L27/12 , H01L21/336 , H01L21/84
Abstract: 本发明提出了一种局部绝缘体上的硅(partial SOI)制作功率器件,一种横向扩散金属氧化物半导体晶体管(LDMOS)的结构及实现方法。这种局部SOI LDMOS器件的结构特征在于源端远离沟道区的下方无埋氧,有利于散热;源端和沟道区下方的埋氧是连续的而且具有同一厚度;漏端的埋氧与沟道区埋氧虽然连续,但是具有不同的厚度。这种结构克服了常规SOI器件的自热效应,而且提高了器件的击穿电压,降低了源漏电容,提高了器件的频率特性。
-
公开(公告)号:CN118737869A
公开(公告)日:2024-10-01
申请号:CN202410714688.3
申请日:2024-06-04
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H01L21/66
Abstract: 本发明提供一种硅片缺陷态检测方法及缺陷态检测样品,方法包括:提供预设位置上表面设置第一肖特基接触电极和第二肖特基接触电极构成肖特基器件的待检测样品;测量肖特基器件的电导‑电压特性曲线;不同频率下电导变化最大的扫描电压为特征电压;在特征电压下频率扫描得到电导‑频率响应特性曲线,其电导突变峰对应频率为特征频率,特征频率对应预设位置的缺陷类型。本发明通过在硅片正面设置双肖特基接触电极、背面设置欧姆接触电极,常温下得到深能级缺陷的物理特征,无需对硅片进行变温处理或改变硅片内部结构,测试条件简捷,且可精确得到深能级的原生缺陷类型、浓度、能级位置等关键参数,有利于大尺寸硅片的可靠性测量。
-
公开(公告)号:CN118130905A
公开(公告)日:2024-06-04
申请号:CN202410130175.8
申请日:2024-01-30
Applicant: 中国科学院上海微系统与信息技术研究所
Abstract: 本发明涉及一种半导体外延层电阻率的测量方法,包括以下步骤:获取待测外延片各个外延层的电阻率;根据所述待测外延片第一外延层的电阻率计算所述第一外延层的耗尽区厚度,所述第一外延层为最靠近衬底的外延层;利用所述第一外延层的耗尽区厚度对所述待测外延片各个外延层的电阻率进行修正。本发明能够准确测量与衬底掺杂异型的外延片各外延层的电阻率。
-
公开(公告)号:CN113067565B
公开(公告)日:2024-03-12
申请号:CN202110216369.6
申请日:2021-02-26
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H03K17/082 , H03K17/16
Abstract: 本发明涉及一种针对SiC MOSFET消隐时间可调的抗干扰短路保护电路,包括:Vds监测模块,用于监测SiC MOSFET的源漏电压Vds;Vds比较模块,用于将监测到的源漏电压Vds与阈值进行比较,并输出逻辑信号,还包括:寄存器模块,用于存储所述逻辑信号;时钟产生模块,与所述寄存器模块相连,用于产生所述寄存器模块的所需的工作时钟信号;消隐时间配置模块,与所述寄存器模块相连,用于调节所述寄存器模块的有效位数和工作时钟频率;逻辑处理模块,用于根据所述寄存器模块中存储的逻辑信号,在发生短路时输出短路保护信号。本发明能够调整消隐时间,且具有较强的抗干扰能力。
-
-
-
-
-
-
-
-
-