-
公开(公告)号：CN102623345A
公开(公告)日：2012-08-01
申请号：CN201210076934.4
申请日：2012-03-21
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H01L21/336 , H01L21/266 , H01L29/78 , H01L29/06
Abstract: 本发明提供一种内嵌多N岛P沟道超结器件及其制备方法，所述的内嵌多N岛P沟道超结器件包括：半导体衬底，形成在所述半导体衬底上的P型漂移区，位于所述P型漂移区一侧的N型体区，以及位于所述P型漂移区另一侧上的P型漏区，其中，所述P型漂移区中形成有多个互相间隔且平行排列的岛状N区，且各该岛状N区由P型源区朝P型漏区方向线性变小，由于在高压下衬底辅助耗尽效应作用从源端到漏端依次增强，因此岛状N区相应地从源端到漏端方向上由大变小，以实现和衬底辅助耗尽效应作用互补抵消，最终达到电荷平衡的目的。
-
公开(公告)号：CN102592974B
公开(公告)日：2014-07-02
申请号：CN201210075127.0
申请日：2012-03-20
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H01L21/02 , H01L21/285
Abstract: 本发明提供一种高k介质薄膜的制备方法，在标准的RCA清洗法之前加入H2SO4、H2O2的清洗步骤，可以去除样品表面有机物，提高衬底表面的纯净度。在RCA清洗法之后再次用HF去除表面氧化层，可以有效地降低薄膜界面层厚度。利用等离子体原子层沉积方法，采用原位O2，NH3等离子体处理Si表面的技术，在高K介质薄膜与Si之间生长一层很薄的氮氧化合物钝化层，该钝化层可以抑制界面层的生长。接着使用等离子体生长方式生长高K介质薄膜，并原位对所述高K介质薄膜进行氧等离子体后处理，减少薄膜中的氧空位。本方法有利于减小界面缓冲层的厚度和界面粗糙度、抑制了衬底和薄膜之间的元素扩散、有利于减小等效栅氧厚度。
-
公开(公告)号：CN102593007A
公开(公告)日：2012-07-18
申请号：CN201210076796.X
申请日：2012-03-21
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H01L21/336 , H01L29/78 , H01L29/06
Abstract: 本发明提供一种内嵌多P岛N沟道超结器件及其制备方法，所述的内嵌多P岛N沟道超结器件包括：半导体衬底，形成在所述半导体衬底上的N型漂移区，位于所述N型漂移区一侧的P型体区，以及位于所述N型漂移区另一侧上的N型漏区，其中，所述N型漂移区中形成有多个互相间隔且平行排列的岛状P区，且各该岛状P区由N型源区朝N型漏区方向线性变小，由于在高压下衬底辅助耗尽效应作用从源端到漏端依次增强，因此岛状P区相应地从源端到漏端方向上由大变小，以实现和衬底辅助耗尽效应作用互补抵消，最终达到电荷平衡的目的。
-
公开(公告)号：CN102969244A
公开(公告)日：2013-03-13
申请号：CN201210533291.1
申请日：2012-12-11
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H01L21/331 , H01L29/739
Abstract: 本发明提供一种SJ-IGBT器件结构及其制作方法，包括以下步骤：提供一衬底；在该衬底上形成漂移区并在该漂移区预设源端和漏端；提供一设有若干第一窗口的第一掩膜版，所述第一窗口的宽度沿源端到漏端方向依次增大；自上述第一窗口向所述漂移区进行N型离子注入；退火，在该漂移区形成离子浓度呈线性增加的N型漂移区；提供一设有若干第二窗口的第二掩膜版；自该第二窗口向所述N型漂移区进行P型离子注入，P型柱区离漏极区有一定距离，退火后形成间隔的P柱和N柱；最后形成沟道、源区、漏区和栅区域。本发明使N柱的浓度从源端到漏端逐渐增加，消除漂移区剩余电荷，由于P柱离漏极有一定的距离，因此降低了漂移区电荷不平衡对器件性能的影响，提高可靠性。
-
公开(公告)号：CN103021864B
公开(公告)日：2015-07-01
申请号：CN201210533276.7
申请日：2012-12-11
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H01L21/336 , H01L21/266 , H01L29/78 , H01L29/06
Abstract: 本发明提供一种SOI RESURF超结器件结构及其制作方法，首先提供一SOI衬底；在该衬底的顶层硅上形成漂移区及源、漏端；提供一设有若干第一窗口的第一掩膜版，所述第一窗口的宽度沿源端到漏端方向依次增大；该掩膜版在该漂移区的垂直投影左侧距离所述漂移区左侧具有一定距离，自上述第一窗口进行N型离子注入；退火；提供一横向设有若干第二窗口的第二掩膜版；自该第二窗口向所述N型漂移区进行P型离子注入，形成间隔的P柱和N柱；且P柱不和漏端相连。本发明超结区的高浓度可以保证器件具备较低的开态电阻，RESURF区可以保证器件具备较高的耐压，改善了器件耐压和开态电阻之间的折衷关系，同时还可以降低器件耐压对于电荷不平衡的敏感度，提高器件可靠性。
-
Patent Agency Ranking
公开(公告)号：CN102569070B
公开(公告)日：2015-06-24
申请号：CN201210075130.2
申请日：2012-03-20
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H01L21/334
Abstract: 本发明提供一种MIS电容的制作方法，于SOI衬底中刻蚀出硅岛，采用HF去除硅岛表面的氧化层，可以有效地降低薄膜界面层厚度。利用等离子体原子层沉积方法，采用原位O2，NH3等离子体在Si表面生长一层很薄的氮氧化合物钝化层，以抑制界面层的生长。接着使用等离子体生长方式生长HfLaO介质薄膜，并原位对所述HfLaO介质薄膜进行氧等离子体后处理，减少薄膜中的氧空位。采用氯苯溶液对光刻胶进行处理，可以修饰掉光刻胶边缘的毛刺使得后面的金属举离工艺更简单而精确。采用本方法制备的MIS电容有利于减少附加界面层的数量、减薄的界面层厚度和降低界面层的粗糙度，有利于抑制衬底和薄膜之间的元素扩散及减小等效栅氧厚度，有效的提高MIS电容的电学性能。
-
公开(公告)号：CN102623345B
公开(公告)日：2014-08-20
申请号：CN201210076934.4
申请日：2012-03-21
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H01L21/336 , H01L21/266 , H01L29/78 , H01L29/06
Abstract: 本发明提供一种内嵌多N岛P沟道超结器件及其制备方法，所述的内嵌多N岛P沟道超结器件包括：半导体衬底，形成在所述半导体衬底上的P型漂移区，位于所述P型漂移区一侧的N型体区，以及位于所述P型漂移区另一侧上的P型漏区，其中，所述P型漂移区中形成有多个互相间隔且平行排列的岛状N区，且各该岛状N区由P型源区朝P型漏区方向线性变小，由于在高压下衬底辅助耗尽效应作用从源端到漏端依次增强，因此岛状N区相应地从源端到漏端方向上由大变小，以实现和衬底辅助耗尽效应作用互补抵消，最终达到电荷平衡的目的。
-
公开(公告)号：CN102593007B
公开(公告)日：2014-08-20
申请号：CN201210076796.X
申请日：2012-03-21
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H01L21/336 , H01L29/78 , H01L29/06
Abstract: 本发明提供一种内嵌多P岛N沟道超结器件及其制备方法，所述的内嵌多P岛N沟道超结器件包括：半导体衬底，形成在所述半导体衬底上的N型漂移区，位于所述N型漂移区一侧的P型体区，以及位于所述N型漂移区另一侧上的N型漏区，其中，所述N型漂移区中形成有多个互相间隔且平行排列的岛状P区，且各该岛状P区由N型源区朝N型漏区方向线性变小，由于在高压下衬底辅助耗尽效应作用从源端到漏端依次增强，因此岛状P区相应地从源端到漏端方向上由大变小，以实现和衬底辅助耗尽效应作用互补抵消，最终达到电荷平衡的目的。
-
公开(公告)号：CN103021864A
公开(公告)日：2013-04-03
申请号：CN201210533276.7
申请日：2012-12-11
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H01L21/336 , H01L21/266 , H01L29/78 , H01L29/06
Abstract: 本发明提供一种SOI RESURF超结器件结构及其制作方法，首先提供一SOI衬底；在该衬底的顶层硅上形成漂移区及源、漏端；提供一设有若干第一窗口的第一掩膜版，所述第一窗口的宽度沿源端到漏端方向依次增大；该掩膜版在该漂移区的垂直投影左侧距离所述漂移区左侧具有一定距离，自上述第一窗口进行N型离子注入；退火；提供一横向设有若干第二窗口的第二掩膜版；自该第二窗口向所述N型漂移区进行P型离子注入，形成间隔的P柱和N柱；且P柱不和漏端相连。本发明超结区的高浓度可以保证器件具备较低的开态电阻，RESURF区可以保证器件具备较高的耐压，改善了器件耐压和开态电阻之间的折衷关系，同时还可以降低器件耐压对于电荷不平衡的敏感度，提高器件可靠性。
-
公开(公告)号：CN102760657A
公开(公告)日：2012-10-31
申请号：CN201210265019.X
申请日：2012-07-27
Applicant: 中国科学院上海微系统与信息技术研究所
Abstract: 本发明提供一种在InP衬底上制备高k栅介质薄膜和MIS电容的方法，该方法工艺简单，在利用PEALD工艺沉积高k栅介质薄膜之前通过等离子体原位处理对InP衬底进行钝化，改善了高k栅介质与InP衬底之间的界面特性，降低了费米能级钉扎效应的影响，并且在高k栅介质薄膜形成后利用氧等离子体原位后处理提高了高k薄膜的致密度和薄膜质量。同时，本发明在InP衬底上制备稳定的性质优良的高k栅介质薄膜基础上，并成功制作MIS电容结构，为后面验证高k栅介质薄膜的电学性能提供了基础。
-
-
-
-
-
-
-
-
-
Search Results
14
records
(took 0.044 seconds)
