并行处理数据读出与写入的薄膜磁性体存储器

    公开(公告)号:CN1263041C

    公开(公告)日:2006-07-05

    申请号:CN03122096.7

    申请日:2003-04-21

    Inventor: 大石司

    CPC classification number: G11C11/16

    Abstract: 本发明提供一种薄膜磁性体存储器,对应MTJ存储单元的各列设置位线(BL)。另一方面,对应MTJ存储单元的各行设置作为读出选择线用的字线(WL)与作为写入选择线用的写入数位线(WDL)。并且独立设置字线译码器(20r)与数据线译码器(20w),前者根据读出端口(2)上输入的读出地址(ADDr)有选择地激活字线(WL),后者根据写入端口(3)上输入的写入地址(ADDw)有选择地激活写入数位线(WDL)。

    待机时可非易失性地转移数据的半导体装置

    公开(公告)号:CN1252600C

    公开(公告)日:2006-04-19

    申请号:CN03149353.X

    申请日:2003-06-16

    Inventor: 大石司

    CPC classification number: G11C14/0081

    Abstract: 电源控制部(2)在切断要设为待机状态的相应的电路模块的电源或者整个芯片的电源之前,对该相应的电路模块激活控制信号ST,使该电路模块将数据处理后的运算结果向存储器部(4)转移。电源控制部(2)对处于待机状态的该相应的电路模块再次供给电源时,激活电源供给开始后的控制信号RES,将转移到存储器部(4)的数据恢复到相应的电路模块。进行数据转移和恢复时,电路模块中的触发器串联,采用与通常不同的通路进行数据转送。从而,提供可保持内部信息且高速转移到降低消耗功率的待机模式的半导体装置。

    设有含磁隧道结的存储单元的薄膜磁性体存储装置

    公开(公告)号:CN1505039A

    公开(公告)日:2004-06-16

    申请号:CN03152245.9

    申请日:2003-07-28

    Inventor: 大石司

    CPC classification number: G11C11/15

    Abstract: 在MRAM器件中,将存储块(MA)分为四个区(A~D),对应于四个区(A~D)分别设置四个恒流电路(13~16)。位线驱动器(10~12)从四个区(A~D)按每区两条选择八条位线(BL),在各位线(BL)上流入对应于该位线(BL)的恒流电路的输出电流。因此,能够稳定流入位线(BL)的写入电流,且能够进行稳定的数据写入。

    半导体装置
    46.
    发明公开

    公开(公告)号:CN1492507A

    公开(公告)日:2004-04-28

    申请号:CN02107979.X

    申请日:1997-09-04

    CPC classification number: G11C5/14 G11C5/147

    Abstract: 提供具有高效率地配置的内部电源电路的半导体装置。在半导体芯片(1)的半导体装置形成区域(10)中配置基准电压发生电路和备用降压电路,配置包含邻接于实际消耗电流的电路区、在运行周期时工作的运行降压电路的区域(12a、12b、11)。与将备用降压电路和运行降压电路都配置在各电流消耗电路附近的结构相比,可以抑制面积的增加,可以高效率地配置内部电源电路。

    待机时可非易失性地转移数据的半导体装置

    公开(公告)号:CN1489063A

    公开(公告)日:2004-04-14

    申请号:CN03149353.X

    申请日:2003-06-16

    Inventor: 大石司

    CPC classification number: G11C14/0081

    Abstract: 电源控制部(2)在切断要设为待机状态的相应的电路模块的电源或者整个芯片的电源之前,对该相应的电路模块激活控制信号ST,使该电路模块将数据处理后的运算结果向存储器部(4)转移。电源控制部(2)对处于待机状态的该相应的电路模块再次供给电源时,激活电源供给开始后的控制信号RES,将转移到存储器部(4)的数据恢复到相应的电路模块。进行数据转移和恢复时,电路模块中的触发器串联,采用与通常不同的通路进行数据转送。从而,提供可保持内部信息且高速转移到降低消耗功率的待机模式的半导体装置。

Patent Agency Ranking