公开(公告)号：CN103021815A

公开(公告)日：2013-04-03

申请号：CN201210575658.6

申请日：2012-12-26

Applicant: 中国科学院上海微系统与信息技术研究所

Inventor： 狄增峰 ,  母志强 ,  薛忠营 ,  陈达 ,  张苗 ,  王曦

IPC: H01L21/02 ,  H01L29/06

Abstract: 本发明提供一种混合共平面衬底结构及其制备方法，所述混合共平面衬底结构包括硅衬底及形成与所述硅衬底上的若干第一区域和若干第二区域，所述第一区域与第二区域间隔排列，并通过隔离墙隔离，所述隔离墙底部到达所述硅衬底表面或所述硅衬底内；所述第一区域包括锗硅缓冲层及位于其上的应变硅层或弛豫的锗层；所述第二区域的材料为锗或III-V族化合物。本发明利用SiGe缓冲层技术、刻蚀工艺以及图形衬底外延等技术制备低缺陷密度、高晶体质量的锗、III-V族材料或者应变硅混合共平面的衬底结构，能同时提升不同类型MOS（PMOS或NMOS）器件的性能，在光电集成领域也有广泛的应用前景。

公开(公告)号：CN102082144B

公开(公告)日：2013-03-20

申请号：CN201010532715.3

申请日：2010-11-04

Applicant: 中国科学院上海微系统与信息技术研究所

Inventor： 黄晓橹 ,  魏星 ,  程新红 ,  陈静 ,  张苗 ,  王曦

IPC: H01L27/02 ,  H01L27/12 ,  H01L29/739 ,  H01L29/06 ,  H01L21/84

CPC classification number: H01L27/1203 ,  H01L21/84 ,  H01L27/0255

Abstract: 本发明公开了一种SOI电路中的ESD保护结构及其制作方法，该结构包括SOI衬底以及位于SOI衬底上的栅控二极管ESD保护器件，其中，所述栅控二极管ESD保护器件包括：正极、负极、沟道、栅介质层和栅极；所述正极和负极分别位于沟道两端，所述栅介质层和栅极依次位于沟道之上；所述沟道由N型区和P型区组成，且所述N型区与P型区形成纵向的PN结结构。本发明通过离子注入形成纵向大面积PN结进行ESD设计，大大增加了PN结面积，提高了大电流释放能力，实现了与体硅ESD电路相媲美的集成度，改善了SOI电路中ESD的鲁棒性。其制造工艺成本低，与传统SOI电路完全兼容。

公开(公告)号：CN102902009A

公开(公告)日：2013-01-30

申请号：CN201210418418.5

申请日：2012-10-26

Applicant: 江苏尚飞光电科技有限公司 ,  中科院南通光电工程中心 ,  中国科学院上海微系统与信息技术研究所

Inventor： 盛振 ,  凌伟 ,  甘甫烷 ,  武爱民 ,  王曦 ,  邹世昌

IPC: G02B6/12 ,  G02B6/293 ,  H04B10/25 ,  H04J14/02

Abstract: 本发明提供一种具有光子晶体的单纤三向复用器。该单纤三向复用器至少包括：用于接入第一波长及第二波长的光波信号的输入波导；用于接入第三波长的光波信号的上传波导；第一输出波导；第二输出波导；及多模波导耦合器；该多模波导耦合器用于分离所述第一波长信号及第二波长信号，并使两者分别由第一输出波导及第二输出波导输出；此外，该多模波导耦合器所具有的光子晶体，能反射所述第三波长的光波信号，并使该光波信号由输入波导输出。优选地，输入波导、上传波导、第一输出波导、第二输出波导、多模波导耦合器及光子晶体均通过对半导体基底的刻蚀来形成。本发明的优点包括：结构紧凑小巧，且制作工艺与CMOS工艺完全兼容，无需复杂工艺，加工成本低。

公开(公告)号：CN101986435B

公开(公告)日：2012-12-19

申请号：CN201010212134.1

申请日：2010-06-25

Applicant: 中国科学院上海微系统与信息技术研究所

Inventor： 肖德元 ,  王曦 ,  黄晓橹 ,  陈静

IPC: H01L29/78 ,  H01L29/06 ,  H01L21/336 ,  H01L21/8238

CPC classification number: H01L21/84 ,  H01L21/823807 ,  H01L21/823878 ,  H01L27/1207 ,  H01L29/0653 ,  H01L29/1054 ,  H01L29/78612

Abstract: 本发明公开了一种防止浮体及自加热效应的MOS器件结构的制造方法。该MOS器件结构，包括Si衬底和位于Si衬底之上的有源区，所述有源区包括沟道以及分别位于沟道两端的源区和漏区，在沟道之上设有栅区，在源区与Si衬底之间，以及漏区与Si衬底之间分别设有绝缘埋层，在沟道与Si衬底之间设有SiGe隔层。该MOS器件结构的沟道可以通过SiGe隔层向Si衬底导电导热，防止了器件的浮体效应及自加热效应；在源区及漏区与Si衬底之间保留绝缘埋层，可减小源漏区的寄生电容。该器件结构采用Si\SiGe\Si外延层通过刻蚀、掺杂、选择性刻蚀、填充绝缘介质等工艺制备，其步骤简单，易于实施，具有重要的应用价值。

公开(公告)号：CN101976283B

公开(公告)日：2012-12-19

申请号：CN201010515128.3

申请日：2010-10-21

Applicant: 中国科学院上海微系统与信息技术研究所

Inventor： 陈静 ,  伍青青 ,  罗杰馨 ,  柴展 ,  王曦

IPC: G06F17/50

CPC classification number: G01R31/2628 ,  G01R31/2603 ,  G06F17/5036

Abstract: 本发明公开了一种BSIMSOI4直流模型参数的确定方法，该方法通过提供若干不同尺寸的体引出结构MOSFET器件和浮体结构MOSFET器件；测量所有体引出结构MOSFET器件的Id-Vg-Vp、Id/Ip-Vd-Vg、Ig-Vg-Vd、Ig-Vp、Ip-Vg-Vd、Is/Id-Vp及Id/Ip-Vp-Vd特性，以及所有浮体结构MOSFET器件的Id-Vg-Vp、Id-Vd-Vg及Ig-Vg-Vd特性；并获取各个体引出结构MOSFET器件和浮体结构MOSFET器件的无自热效应的电学特性曲线；然后依次按照特定步骤提取BSIMSOI4模型的直流参数。本发明根据模型方程依次选择适当的测试曲线，逐步确定各类参数，从而可准确有效的提取出BSIMSOI4模型的直流参数。

公开(公告)号：CN102820253A

公开(公告)日：2012-12-12

申请号：CN201110151806.7

申请日：2011-06-08

Applicant: 中国科学院上海微系统与信息技术研究所 ,  上海新傲科技股份有限公司

Inventor： 张苗 ,  张波 ,  薛忠营 ,  王曦

IPC: H01L21/762 ,  H01L21/8238

CPC classification number: H01L21/76251 ,  H01L21/823807 ,  H01L21/823878 ,  H01L21/84 ,  H01L27/1203

Abstract: 本发明公开了一种基于SOI衬底的高迁移率双沟道材料的制备方法，基于传统的SOI（silicon-on-insulator）衬底，外延压应变的SiGe材料，用作PMOSFET的沟道材料；在SiGe材料上继续外延Si，采用离子注入、退火等手段，使部分应变的SiGe弛豫，同时将应变传递到上方Si层中，从而形成应变Si材料，用做NMOSFET的沟道材料。本方法其工艺步骤简单，易于实现，能够同时为NMOSFET及PMOSFET提供高迁移率的沟道材料，满足了同时提高NMOSFET和PMOSFET器件性能的要求，为下一代的CMOS工艺提供潜在的沟道材料。

公开(公告)号：CN102820252A

公开(公告)日：2012-12-12

申请号：CN201110151804.8

申请日：2011-06-08

Applicant: 中国科学院上海微系统与信息技术研究所 ,  上海新傲科技股份有限公司

Inventor： 张苗 ,  张波 ,  薛忠营 ,  王曦

IPC: H01L21/762 ,  H01L21/8238

Abstract: 本发明公开了一种基于键合工艺的高迁移率双沟道材料的制备方法，利用体硅衬底外延压应变的SiGe层，采用键合工艺将SiGe层转移至热氧化的硅片上，该SiGe层，用作PMOSFET的沟道材料；在SiGe材料上继续外延Si，采用离子注入、退火等手段，使部分应变的SiGe弛豫，同时将应变传递到上方Si层中，从而形成应变Si材料，用作NMOSFET的沟道材料。本方法其工艺步骤简单，易于实现，能够同时为NMOSFET及PMOSFET提供高迁移率的沟道材料，满足了同时提高NMOSFET和PMOSFET器件性能的要求，为下一代的CMOS工艺提供潜在的沟道材料。

公开(公告)号：CN102820251A

公开(公告)日：2012-12-12

申请号：CN201110151802.9

申请日：2011-06-08

Applicant: 中国科学院上海微系统与信息技术研究所 ,  上海新傲科技股份有限公司

Inventor： 张苗 ,  张波 ,  薛忠营 ,  王曦

IPC: H01L21/762 ,  H01L21/20

Abstract: 本发明公开了一种基于键合工艺的高K介质埋层的SOI材料制备方法。该方法将沉积有高K介质材料的支撑片与外延有SiGe层及Si层的器件片键合，并进行键合加固处理，通过背部研磨工艺，去除多余的Si衬底，并通过选择性腐蚀，移除SiGe层，从而可以得到高K介质为埋层的SOI材料，可以更好的控制器件的短沟道效应，为下一代的CMOS器件提供候选的衬底材料。

公开(公告)号：CN102790253A

公开(公告)日：2012-11-21

申请号：CN201110128183.1

申请日：2011-05-18

Applicant: 中国科学院上海微系统与信息技术研究所

Inventor： 王曦 ,  杨志峰 ,  武爱民 ,  甘甫烷 ,  林旭林 ,  李浩

IPC: H01P5/18 ,  H01P11/00

Abstract: 一种定向耦合器，利用二维长方晶格柱状光子晶体的自准直效应实现，属于半导体光学技术领域。该定向耦合器通过在相邻两排硅柱的长边中间引入一定数量、相同尺寸的耦合柱体，这样，在一排柱体中传播的自准直光束被引入的中间柱体耦合到另一排柱体中继续自准直传播，通过控制中间柱体的数量可以控制两排柱体中自准直光束传输功率的比例，从而实现相邻两排硅柱间的光耦合。相对于传统定向耦合器，本发明提供的光子晶体定向耦合器能够将器件耦合长度控制在10μm以内甚至更短，这使总体器件的长度极大缩短，结构更为紧凑。同时，通过控制中间柱体的数量可以控制两排柱体中自准直光束传输功率的比例，能够灵活控制耦合效率。

公开(公告)号：CN102790054A

公开(公告)日：2012-11-21

申请号：CN201110126394.1

申请日：2011-05-16

Applicant: 中国科学院上海微系统与信息技术研究所

Inventor： 狄增峰 ,  卞剑涛 ,  张苗 ,  王曦

IPC: H01L27/092 ,  H01L29/78 ,  H01L29/205 ,  H01L21/8238 ,  H01L21/76 ,  H01L21/336

CPC classification number: H01L29/66431 ,  H01L21/02381 ,  H01L21/0245 ,  H01L21/02463 ,  H01L21/02502 ,  H01L21/02532 ,  H01L21/02639 ,  H01L21/02647 ,  H01L21/02664 ,  H01L21/28264 ,  H01L21/8258 ,  H01L21/84 ,  H01L29/66462 ,  H01L29/7786 ,  H01L29/7787 ,  H01L29/78

Abstract: 本发明提供了一种锗和Ⅲ-V混合共平面的半导体结构及其制备方法。锗和Ⅲ-V族半导体材料共平面异质集成的半导体结构包含至少一个形成在体硅衬底上的锗衬底，而另一衬底是被形成在锗半导体上的Ⅲ-V族半导体材料。的制备方法包括：制备体硅衬底上的锗半导体层；在锗半导体层上制备Ⅲ-V族半导体材料层；进行第一次光刻，将图形化窗口刻蚀至锗层以形成凹槽；在所述凹槽中制备侧墙；采用选择性外延制备锗薄膜；进行化学机械研磨以获得锗和Ⅲ-V族半导体材料共平面的异质集成半导体结构；去除侧墙及紧靠侧墙处的缺陷锗层部分；实现锗和Ⅲ-V族半导体材料之间的隔离；通过形成MOS结构来制备包含锗沟道PMOS和Ⅲ-V沟道NMOS的高性能CMOS器件。