公开(公告)号：CN104157741A

公开(公告)日：2014-11-19

申请号：CN201410459322.2

申请日：2014-09-10

Applicant: 中国科学院上海微系统与信息技术研究所

Inventor： 张苗 ,  母志强 ,  陈达 ,  薛忠营 ,  狄增峰 ,  王曦

IPC: H01L31/18

CPC classification number: Y02P70/521 ,  H01L31/1804 ,  H01L31/02161 ,  H01L31/109

Abstract: 本发明提供一种光电探测器的制备方法，包括步骤：1）提供一硅衬底，于所述硅衬底表面形成Ge底层；2）在所述Ge底层上生长SiGe/Ge周期结构，最上一层用Ge覆盖；3）于所述SiGe/Ge周期结构及Ge底层中刻蚀出直至所述硅衬底的至少两个间隔排列的凹槽；4）采用选择性腐蚀工艺去除凹槽之间的SiGe/Ge周期结构中的SiGe，形成具有间隔的多层Ge结构；5）采用溶液法在所述多层Ge结构的表面附着金属颗粒；6）于所述SiGe/Ge周期结构表面制作电极。本发明利用金属粒子产生局域表面等离子体共振，制备出了高效率的硅基光电探测器，并且，通过多个表面的引入，进一步提高光电探测的效率。本发明步骤简单，适用于工业生产。

公开(公告)号：CN102800590B

公开(公告)日：2014-09-10

申请号：CN201210304149.X

申请日：2012-08-24

Applicant: 中国科学院上海微系统与信息技术研究所

Inventor： 柴展 ,  陈静 ,  罗杰馨 ,  伍青青 ,  王曦

IPC: H01L21/331 ,  H01L21/266 ,  H01L29/737

CPC classification number: H01L29/7378 ,  H01L29/66242

Abstract: 本发明提出了一种基于SOI的SiGe-HBT晶体管的制备方法，该制备方法通过在基于SOI的SiGe-HBT工艺流程中增加使用一个特定的光刻版，将外基区注入限定在指定的区域，有效解决了薄膜SOI上（小于等于150nm）的SiGeBJT器件的集电极电阻大幅增加和最高截止频率Ft参数明显降低的问题。同时，相对于增大集电区注入剂量和掺杂浓度的其它方法，该方法避免了集电区掺杂浓度增加导致的器件耐压降低。此外，该制备工艺简单，易于实现。

公开(公告)号：CN103558279A

公开(公告)日：2014-02-05

申请号：CN201310574812.2

申请日：2013-11-15

Applicant: 中国科学院上海微系统与信息技术研究所

Inventor： 俞文杰 ,  刘畅 ,  赵清太 ,  王曦

IPC: G01N27/414

CPC classification number: G01N27/4146

Abstract: 本发明提供一种基于硅纳米线隧穿场效应晶体管的生物传感器及其制备方法，所述方法包括步骤：步骤一、制备具有硅纳米线沟道的隧穿场效应晶体管作为转换器；步骤二、采用表面修饰剂对所述硅纳米线沟道表面进行活化修饰。所述步骤一中制备硅纳米线隧穿场效应管的具体步骤包括：提供包括顶层硅、埋氧层和底层硅的SOI衬底；刻蚀所述顶层硅形成硅纳米线沟道，在所述沟道表面沉积栅介质层；采用离子注入工艺对所述顶层硅进行离子注入，在所述沟道两端形成源极和漏极；在所述底层硅的背面形成背栅。本发明的基于硅纳米线的隧穿场效应管具有更加陡峭的亚阈值斜率，对沟道表面电荷的变化相应更加灵敏，从而使生物传感器可以对生物分子进行高灵敏的检测。

公开(公告)号：CN102664166B

公开(公告)日：2013-11-27

申请号：CN201210175119.3

申请日：2012-05-31

Applicant: 中国科学院上海微系统与信息技术研究所

Inventor： 姜海涛 ,  狄增峰 ,  卞建涛 ,  薛忠营 ,  魏星 ,  张苗 ,  王曦

IPC: H01L21/8238 ,  H01L27/092

Abstract: 本发明提供一种CMOS器件及其制作方法，于具有SiO2层的Si衬底中分别形成第一深度的第一凹槽及大于所述第一深度的第二深度的第二凹槽，于所述第一凹槽及第二凹槽内分别形成Ge层、止刻层以及Ⅲ-Ⅴ族半导体层，然后采用选择性腐蚀技术刻蚀上述结构至所述第一凹槽内的Ge层，并使所述Ge层、SiO2层及Ⅲ-Ⅴ族半导体层处于同一平面，最后在所述Ge层上制作PMOS器件，在所述Ⅲ-Ⅴ族半导体层上制作NMOS器件以完成所述CMOS器件的制作。本发明只需在外延后通过选择性腐蚀工艺及抛光工艺即可获得具有Ge层及Ⅲ-Ⅴ族半导体层混合材料沟道的衬底，工艺简单，有利于降低成本；在该衬底上制备CMOS器件，具有较高的工作速度，有利于提高器件的性能。

公开(公告)号：CN103325788A

公开(公告)日：2013-09-25

申请号：CN201310242397.0

申请日：2013-06-18

Applicant: 中国科学院上海微系统与信息技术研究所

Inventor： 陈静 ,  伍青青 ,  罗杰馨 ,  柴展 ,  吕凯 ,  王曦

IPC: H01L27/11

Abstract: 本发明提供一种八晶体管静态随机存储器单元，至少包括：第一反相器，由第一PMOS晶体管及第一NMOS晶体管组成；第二反相器，由第二PMOS晶体管及第二NMOS晶体管组成；传输门，由第三NMOS晶体管、第四NMOS晶体管第五NMOS晶体管及第六NMOS晶体管组成；其中，所述第一PMOS晶体管、第一NMOS晶体管、第二PMOS晶体管及第二NMOS晶体管均采用源体欧姆接触体引出结构。本发明在晶体管的源区进行与体区掺杂相同极性的重掺杂，实现源区与体区的欧姆接触，消除部分耗尽SOI晶体管的浮体效应，不需要额外增加工艺和版图，并保证了单元的高集成度。本发明与常规CMOS工艺兼容，适用于工业生产。

公开(公告)号：CN103311250A

公开(公告)日：2013-09-18

申请号：CN201310196617.0

申请日：2013-05-23

Applicant: 中国科学院上海微系统与信息技术研究所

Inventor： 陈静 ,  伍青青 ,  罗杰馨 ,  柴展 ,  吕凯 ,  王曦

IPC: H01L27/11

Abstract: 本发明提供一种六晶体管静态随机存储器单元，所述存储器单元至少包括：第一反相器，由第一PMOS晶体管及第一NMOS晶体管组成；第二反相器，由第二PMOS晶体管及第二NMOS晶体管组成；传输门，由第三NMOS晶体管及第四NMOS晶体管组成；其中，所述第一PMOS晶体管、第一NMOS晶体管、第二PMOS晶体管及第二NMOS晶体管均采用源体欧姆接触体引出结构。本发明在晶体管的源区进行与体区掺杂相同极性的重掺杂，实现源区与体区的欧姆接触，消除部分耗尽SOI晶体管的浮体效应，不需要额外增加工艺和版图，并保证了单元的高集成度。本发明与常规CMOS工艺兼容，适用于工业生产。

公开(公告)号：CN103208425A

公开(公告)日：2013-07-17

申请号：CN201310095306.5

申请日：2013-03-22

Applicant: 中国科学院上海微系统与信息技术研究所

Inventor： 狄增峰 ,  郑晓虎 ,  王刚 ,  张苗 ,  王曦

IPC: H01L21/336

CPC classification number: H01L21/28255 ,  H01L21/02115 ,  H01L21/02181 ,  H01L21/02252 ,  H01L21/02271 ,  H01L21/0228 ,  H01L21/02315 ,  H01L21/02321 ,  H01L21/0234 ,  H01L21/02381 ,  H01L21/26513 ,  H01L21/2855 ,  H01L21/324 ,  H01L22/14 ,  H01L29/16 ,  H01L29/1606 ,  H01L29/42364 ,  H01L29/513 ,  H01L29/517 ,  H01L29/66431 ,  H01L29/66477 ,  H01L29/6659 ,  H01L29/7781 ,  H01L29/7833

Abstract: 本发明提供一种石墨烯调制的高k金属栅Ge基MOS器件的制作方法，包括步骤：1）于Ge基衬底上引入石墨烯薄膜；2）对石墨烯薄膜进行氟化处理形成氟化石墨烯；3）采用臭氧等离子体活化氟化石墨烯表面，然后通过原子层沉积技术于氟化石墨烯表面形成高k栅介质；4）于高k栅介质表面形成金属电极。本发明利用石墨烯作为钝化层抑制Ge基衬底表面非稳定氧化物GeOx形成，同时阻挡栅介质与Ge基衬底间的互扩散，提高Ge与高k栅介质层之间的界面性质。氟化石墨烯能够在保持石墨烯优良特性的基础上使石墨烯变为质量较好的绝缘体，减少其对Ge基器件电学性能的影响。采用臭氧等离子处理Ge基石墨烯，然后采用原子层沉积技术可以获得超薄的Hf基高k栅介质层。

公开(公告)号：CN103204455A

公开(公告)日：2013-07-17

申请号：CN201210008150.8

申请日：2012-01-12

Applicant: 中国科学院上海微系统与信息技术研究所

Inventor： 狄增峰 ,  陈龙 ,  王刚 ,  魏星 ,  张苗 ,  王曦

IPC: B81C1/00

Abstract: 本发明提供一种可控石墨烯阵列的制备方法，采用晶向相同的两硅衬底进行小角度键合形成方形网格状的螺旋位错，由于位错引起硅表面应力分布不均，利用应力选择性腐蚀，对位错线影响的垂向对应的区域进行刻蚀，形成正方形网格状的图形化硅岛，采用电子束外延形成具有偏析特性的金属纳米颗粒，最后采用化学气相沉积法与偏析方法制备出所述石墨烯阵列。采用本发明制备的石墨烯阵列具有很高的可控性和可靠性，石墨烯阵列的分布通过硅硅小角度键合进行控制，可达到较高的精度。本发明制备方法工艺简单，效果显著，且兼容于一般的半导体工艺，适用于工业生产。

公开(公告)号：CN103137537A

公开(公告)日：2013-06-05

申请号：CN201110383790.2

申请日：2011-11-28

Applicant: 中国科学院上海微系统与信息技术研究所

Inventor： 张波 ,  俞文杰 ,  赵清太 ,  狄增峰 ,  张苗 ,  王曦

IPC: H01L21/762 ,  H01L29/06

Abstract: 本发明提供一种图形化全耗尽绝缘体上Si/CoSi2衬底材料及其制备方法，通过抬离（lift-on）技术制作图形化的金属Co层，然后使Co层与Si衬底两次反应生成CoSi2，通过刻蚀工艺可以控制不同区域的顶层硅厚度，以合理选择用于制备双极电路和用于制备CMOS电路的顶层硅厚度。最后通过智能剥离工艺对其进行转移，以在传统SOI衬底的BOX层和顶层硅之间的部分区域插入一层金属硅化物CoSi2，代替常规SOI双极晶体管中的集电区重掺杂埋层，未插入CoSi2的区域用以制造MOS器件，从而达到减少双极电路所需的顶层硅厚度、简化工艺等目的。本发明的工艺简单，适用于大规模的工业生产。

公开(公告)号：CN102130039B

公开(公告)日：2013-04-10

申请号：CN201010608061.8

申请日：2010-12-27

Applicant: 上海新傲科技股份有限公司 ,  中国科学院上海微系统与信息技术研究所

Inventor： 魏星 ,  王中党 ,  叶斐 ,  曹共柏 ,  林成鲁 ,  张苗 ,  王曦

IPC: H01L21/762 ,  H01L21/324 ,  H01L21/48

Abstract: 一种采用吸杂工艺制备带有绝缘埋层的半导体衬底的方法，包括：提供器件衬底与支撑衬底；在器件衬底的表面形成绝缘层；采用两步热处理工艺热处理器件衬底；将带有绝缘层的器件衬底与支撑衬底键合，使绝缘层夹在器件衬底与支撑衬底之间；对键合界面实施退火加固；对键合后的器件衬底实施倒角研磨、减薄以及抛光。本发明的优点在于，在键合前采用吸杂工艺对器件衬底进行处理，表面形成洁净区域，随后将该洁净区转移到另一片支撑衬底之上，得到具有高晶体质量的键合材料。并且在热处理器件衬底的工艺中仅采用了两步热处理步骤，而将第三步高温热处理步骤与后续加固键合界面的步骤整合成一步，从而降低了工艺复杂度，节约了工艺成本并提高了工艺效率。