具有通过鳍状桥接区耦合的垂直堆叠的纳米片的晶体管沟道

    公开(公告)号:CN113491014A

    公开(公告)日:2021-10-08

    申请号:CN202080016969.1

    申请日:2020-02-24

    Abstract: 本发明的实施例涉及用于提供新颖的场效应晶体管(FET)架构的技术,该FET架构包括中心鳍状物区域和一个或多个垂直堆叠的纳米片。在本发明的非限制性实施例中,非平面沟道区被形成为具有第一半导体层(208)、第二半导体层(206)以及位于第一半导体层(208)与第二半导体层(206)之间的鳍状桥接层。形成所述非平面沟道区可以包括:在衬底(204)之上形成纳米片堆叠体;通过去除所述纳米片堆叠体的一部分来形成沟槽(502);以及在所述沟槽(502)中形成第三半导体层(602)。所述第一半导体层(208)、所述第二半导体层(206)和所述鳍状桥区的外表面限定所述非平面沟道区的有效沟道宽度。

    形成自对准触点
    32.
    发明公开

    公开(公告)号:CN110892523A

    公开(公告)日:2020-03-17

    申请号:CN201880047408.0

    申请日:2018-07-16

    Abstract: 提供了通过在形成触点之前形成栅极侧壁间隔物和栅极来形成自对准触点的技术。在一个方面,一种形成自对准触点的方法包括以下步骤:在衬底上形成多个栅极侧壁间隔物;将栅极侧壁间隔物埋入电介质中;通过从栅极侧壁间隔物之间的将要形成栅极的区域选择性地去除电介质来形成栅极沟槽;在栅极沟槽中形成栅极;通过选择性地从栅极侧壁间隔物之间的将要形成自对准触点的区域去除电介质来形成触点沟槽;在触点沟槽中形成自对准触点。还提供了具有自对准触点的器件结构。

    铁电随机存取存储器单元
    37.
    发明公开

    公开(公告)号:CN119817187A

    公开(公告)日:2025-04-11

    申请号:CN202380059958.5

    申请日:2023-08-15

    Abstract: 提供了一种铁电随机存取存储器(FeRAM)单元(10)。该FeRAM单元(10)包括在底部源极/漏极区域与顶部源极/漏极区域(630)之间的垂直通道(310);围绕垂直通道(310)的栅极氧化(320);以及围绕栅极氧化(320)的铁电层(400),其中该铁电层(400)在底部源极/漏极区域与顶部源极/漏极区域(630)之间具有不同水平厚度的两个或两个以上区段。还提供了一种制造FeRAM单元(10)的方法。

    具有通过鳍状桥接区耦合的垂直堆叠的纳米片的晶体管沟道

    公开(公告)号:CN113498555B

    公开(公告)日:2025-03-07

    申请号:CN202080016933.3

    申请日:2020-02-24

    Abstract: 本发明的实施例涉及用于提供新颖的场效应晶体管(FET)架构的技术,该FET架构包括中心鳍状物区和一个或多个垂直堆叠的纳米片。在本发明的非限制性实施例中,在衬底上形成纳米片堆叠。纳米片堆叠可以包括一个或多个第一半导体层和一个或多个第一牺牲层。通过去除一个或多个第一半导体层和一个或多个第一牺牲层的一部分来形成沟槽。所述沟槽暴露所述一个或多个第一牺牲层中的最底部牺牲层的表面。所述沟槽可填充有一或多个第二半导体层和一或多个第二牺牲层,使得所述一或多个第二半导体层中的每一个与所述一或多个第一半导体层中的一个的侧壁接触。

    高度减小的MRAM堆叠
    40.
    发明公开

    公开(公告)号:CN117898042A

    公开(公告)日:2024-04-16

    申请号:CN202280058006.7

    申请日:2022-08-24

    Abstract: 一种存储器器件,所述存储器器件包括定位在电极(55)上的磁阻随机存取存储器(MRAM)堆叠(50)、与所述电极接触的金属线(60)、以及邻接所述MRAM堆叠的侧壁间隔体(47)。该存储器器件还包括台阶形穿通导体(43),该台阶形穿通导体具有位于定位在侧壁间隔体与金属线之间的底切区域中的台阶形穿通导体的第一高度部分、以及具有比第一高度部分更大的高度尺寸并邻接侧壁间隔体的外侧壁的第二高度部分。

Patent Agency Ranking