-
Patent Agency Ranking
公开(公告)号：CN110892523A
公开(公告)日：2020-03-17
申请号：CN201880047408.0
申请日：2018-07-16
IPC: H01L21/8238
Abstract: 提供了通过在形成触点之前形成栅极侧壁间隔物和栅极来形成自对准触点的技术。在一个方面，一种形成自对准触点的方法包括以下步骤：在衬底上形成多个栅极侧壁间隔物；将栅极侧壁间隔物埋入电介质中；通过从栅极侧壁间隔物之间的将要形成栅极的区域选择性地去除电介质来形成栅极沟槽；在栅极沟槽中形成栅极；通过选择性地从栅极侧壁间隔物之间的将要形成自对准触点的区域去除电介质来形成触点沟槽；在触点沟槽中形成自对准触点。还提供了具有自对准触点的器件结构。
-
公开(公告)号：CN110892523B
公开(公告)日：2024-01-05
申请号：CN201880047408.0
申请日：2018-07-16
IPC: H01L21/8238
Abstract: 提供了通过在形成触点之前形成栅极侧壁间隔物和栅极来形成自对准触点的技术。在一个方面，一种形成自对准触点的方法包括以下步骤：在衬底上形成多个栅极侧壁间隔物；将栅极侧壁间隔物埋入电介质中；通过从栅极侧壁间隔物之间的将要形成栅极的区域选择性地去除电介质来形成栅极沟槽；在栅极沟槽中形成栅极；通过选择性地从栅极侧壁间隔物之间的将要形成自对准触点的区域去除电介质来形成触点沟槽；在触点沟槽中形成自对准触点。还提供了具有自对准触点的器件结构。
-
公开(公告)号：CN119923966A
公开(公告)日：2025-05-02
申请号：CN202380064411.4
申请日：2023-09-01
Applicant: 国际商业机器公司
Abstract: 一种半导体器件，例如集成电路、微处理器、晶片等，包括在相同区域类型(例如p型区域或n型区域等)内的第一栅极全环绕场效应晶体管(GAA FET)(303)和第二GAA FET(313,323,333)，其中在相同区域内具有相对异质的沟道。第一GAA FET包括第一沟道材料的多个第一沟道(例如，SiGex包覆的沟道)(482,486,490)。第二GAA FET包括第二沟道材料的多个第二沟道(例如，SiGey包覆的沟道、Si沟道等)(382,386,390)。GAA FET可以具有不同的沟道结构，例如相对不同的沟道长度。异质沟道可以通过允许调整或调节在相似区域类型中在不同位置或当用于不同应用中时的GAA FET的沟道迁移率的能力来提供改进的GAA FET器件性能。
-
公开(公告)号：CN110603647A
公开(公告)日：2019-12-20
申请号：CN201880028471.X
申请日：2018-06-25
Applicant: 国际商业机器公司
IPC: H01L29/78 , H01L21/8238
Abstract: 提供了包括多层栅极隔离的FinFET器件，以及制造FinFET器件的方法，其中在形成栅极隔离时，利用多层栅极隔离来防止或最小化垂直半导体鳍的腐蚀。例如，一种用于制造半导体器件的方法，包括：在FinFET器件的垂直半导体鳍的一部分上形成伪栅极结构；以及在伪栅极结构上形成多层栅极隔离。多层栅极隔离包括第一电介质层和第二电介质层，其中第一电介质层相对于垂直半导体鳍和第二电介质层具有蚀刻选择性。在一个实施例中，第一电介质层包括碳氮氧化硅(SiOCN)，第二电介质层包括碳氮化硼硅(SiBCN)。
-
公开(公告)号：CN117203753A
公开(公告)日：2023-12-08
申请号：CN202280030160.3
申请日：2022-05-04
Applicant: 国际商业机器公司
IPC: H01L21/8234
Abstract: 一种设备(102)，包括：衬底、位于该衬底上的第一纳米片器件(D3)、以及位于该衬底上的第二纳米片器件(D4)，其中，该第二纳米片器件与该第一纳米片器件相邻。位于该第一纳米片器件上的至少一个第一栅极(145)，其中该至少一个第一栅极具有第一宽度。位于该第二纳米片器件上的至少一个第二栅极(160)，其中该至少一个第二栅极具有第二宽度，其中该第一宽度和该第二宽度是基本上相同的。位于该第一纳米片器件与该第二纳米片器件之间的扩散断裂(150)，其中该扩散断裂防止该第一纳米片器件接触该第二纳米片器件，其中该扩散断裂具有第三宽度，其中该第三宽度大于该第一宽度和该第二宽度。
-
-
-
-
Search Results
5
records
(took 0.035 seconds)
